公开(公告)号：WO2012014628A1

公开(公告)日：2012-02-02

申请号：PCT/JP2011/065201

申请日：2011-07-01

Applicant: 株式会社日立製作所 ,  内山 博幸 ,  若菜 裕紀

Inventor： 内山　博幸 ,  若菜　裕紀

IPC: H01L29/786 ,  H01L21/363 ,  H01L51/50

CPC classification number: H01L29/7869 ,  H01L21/02554 ,  H01L21/02565 ,  H01L21/02573 ,  H01L21/02631 ,  H01L27/1225 ,  H01L27/3248 ,  H01L27/3262 ,  H01L29/78693 ,  H01L29/78696

Abstract: 　酸化物半導体膜をチャネル層に適用した薄膜トランジスタにおいて、デバイス特性の変動を抑制することのできる技術を提供する。酸化物半導体膜をチャネル層４に適用した薄膜トランジスタにおいて、チャネル層４はＩＶ族元素またはＶ族元素を導入した酸化亜鉛および酸化錫を主材料とする酸化物半導体により構成し、チャネル層４に含まれるＩＶ族元素またはＶ族元素の不純物濃度（Ａ）とチャネル層４に含まれるＩＩＩ族元素の不純物濃度（Ｂ）との比を、Ａ／Ｂ≦１．０、好ましくはＡ／Ｂ≦０．３とする。

Abstract translation: 公开了一种抑制使用氧化物半导体膜作为沟道层的薄膜晶体管的器件特性变动的技术。 在使用氧化物半导体膜作为沟道层（4）的薄膜晶体管中，所述沟道层（4）由作为主要材料的氧化物半导体构成，具有引入IV族元素或V族元素的氧化锌和氧化锡， 其中所述沟道层（4）中包含的IV族元素或V族元素的杂质浓度（A）与包含在沟道层中的III族元素的杂质浓度（B）的比（A / B） 4）满足A / B？ 1.0，理想情况下是A / B？ 0.3。

公开(公告)号：WO2011132769A1

公开(公告)日：2011-10-27

申请号：PCT/JP2011/059906

申请日：2011-04-22

Applicant: 株式会社日立製作所 ,  若菜 裕紀 ,  河村 哲史 ,  内山 博幸 ,  藤井 邦治

Inventor： 若菜　裕紀 ,  河村　哲史 ,  内山　博幸 ,  藤井　邦治

IPC: H01L29/786 ,  G06K19/07 ,  G06K19/077 ,  H01L21/336

CPC classification number: H01L29/7869

Abstract: 　薄膜トランジスタのチャネルを構成する酸化物半導体層（１３）は、少なくともＩｎと酸素とを含み、さらにＺｎ、Ｃｄ、Ａｌ、Ｇａ、Ｓｉ、Ｓｎ、Ｃｅ、Ｇｅのうち、いずれか一種以上の元素を含む。酸化物半導体層（１３）の一部には、酸化物半導体層（１３）の他の領域に比べてＩｎの濃度が３０原子％以上高い極大値を持つ高濃度領域（１３ｄ）が設けられている。酸化物半導体層（１３）の膜厚は１００ｎｍ以下であり、高濃度領域（１３ｄ）の膜厚は２０ｎｍ以下、より好ましくは６ｎｍ以下である。これにより、１００ｍＶ／ｄｅｃａｄｅ以下のサブスレッショルド係数と、高いオン電流および電界効果移動度とを備えた薄膜トランジスタを実現することができる。

Abstract translation: 公开了一种氧化物半导体层（13），其形成用于薄膜晶体管的沟道，并且至少包括In和氧，以及从Zn，Cd，Al，Ga，Si，Sn，Ce中选出的一种或多种元素， 和格。 高浓度区域（13d）设置在氧化物半导体层（13）的一个部分上，其中所述区域的最大In浓度高于氧化物半导体层（13）上的其它区域的30at％以上。 氧化物半导体层（13）的膜厚最大为100nm，高浓度区域（13d）的膜厚为20nm以下。 或者优选地，最大为6nm。 这使得能够实现具有100mV / 10倍的次阈值系数，高导通电流和高场效应迁移率的薄膜晶体管。

公开(公告)号：WO2013140505A1

公开(公告)日：2013-09-26

申请号：PCT/JP2012/057038

申请日：2012-03-19

Applicant: 株式会社日立製作所 ,  尾崎 太亮 ,  山添 孝徳 ,  河村 哲史 ,  若菜 裕紀 ,  内山 博幸

Inventor： 尾崎　太亮 ,  山添　孝徳 ,  河村　哲史 ,  若菜　裕紀 ,  内山　博幸

IPC: H02M3/155 ,  G06K19/07

CPC classification number: G06K19/0701 ,  G06K19/07749

Abstract: 　金属酸化物または有機物半導体をベースとしたトランジスタを用いて構成された電源回路であっても、高精度で安定した電源電圧の供給を実現する。レギュレータ回路８は、モニタ信号ＭＯＮ１に基づいて電源電圧ＶＤＤ１を調整し、電源電圧ＶＤＤ２として出力する。レギュレータ回路９は、電源電圧ＶＤＤ２をモニタ信号ＭＯＮ２に基づいて調整し、電源電圧ＶＤＤ３として出力する。電圧モニタ回路１０は、電源電圧ＶＤＤ３が第１電圧になるとモニタ信号ＭＯＮ１を出力し、電源電圧ＶＤＤ３が第１電圧よりも高い第２電圧になるとモニタ信号ＭＯＮ２を出力する。電圧モニタ回路１０とレギュレータ回路８，９を電源電圧ＶＤＤ２，ＶＤＤ３に対する負帰還回路と考えると、異なる遅延条件で帰還をすることができ、発振動作を抑制することができる。また、モニタ信号ＭＯＮ１，ＭＯＮ２が異なる条件で動作することにより、基準電圧源などを搭載していなくても電源電圧ＶＤＤ３を安定的に制御することできる。

Abstract translation: 本发明即使使用通过使用具有金属氧化物或有机半导体基底的晶体管构成的电源电路，也能够实现高精度稳定的电源电压的供给。 稳压器电路（8）根据监视信号（MON1）调整电源电压（VDD1），并输出调整后的电压作为电源电压（VDD2）。 调节器电路（9）根据监视信号（MON2）调整电源电压（VDD2），并输出调整后的电压作为电源电压（VDD3）。 当电源电压（VDD3）为第一电压时，电压监视电路（10）输出监视信号（MON1），当电源电压（VDD3）为高于 第一电压。 当电压监视电路（10）和调节器电路（8,9）被认为是电源电压（VDD2，VDD3）的负反馈电路时，可以在不同的延迟条件下进行反馈，可以抑制振荡。 此外，由于监视信号（MON1，MON2）在不同条件下被激活，所以可以在不安装参考电压源等的情况下稳定地控制电源电压（VDD3）。

公开(公告)号：WO2013027512A1

公开(公告)日：2013-02-28

申请号：PCT/JP2012/068167

申请日：2012-07-18

Applicant: 株式会社日立製作所 ,  河村 哲史 ,  内山 博幸 ,  若菜 裕紀 ,  尾崎 太亮 ,  山添 孝徳

Inventor： 河村　哲史 ,  内山　博幸 ,  若菜　裕紀 ,  尾崎　太亮 ,  山添　孝徳

IPC: H01L29/786 ,  H01L21/8234 ,  H01L27/08 ,  H01L27/088 ,  H01L51/05

CPC classification number: H01L27/1225 ,  H01L27/124 ,  H01L27/1251

Abstract: 　本発明は、小面積、低電力動作、高速動作を並立する論理ゲートを含む半導体装置の構成を提供する。本発明に係る半導体装置は、基板上にゲート絶縁膜を介してゲート電極と半導体層が配置され、半導体層に接続してソース電極とドレイン電極とが配置される薄膜トランジスタを２つ以上含む論理ゲートで構成される。少なくとも第一の薄膜トランジスタは、そのゲート電極が電気的に浮遊状態にあり、かつ、その半導体層は基板面に対して垂直方向について、ゲート電極とソース電極により挟まれる第１の重なり領域とゲート電極とドレイン電極により挟まれる第２の重なり領域を有する。また、少なくとも第二の薄膜トランジスタは、そのゲート電極が入力端子に接続され、かつ、そのチャネル層は基板面に対して垂直方向について、ゲート電極とソース電極により挟まれる第１の重なり領域とゲート電極とドレイン電極により挟まれる第２の重なり領域を有する。

Abstract translation: 本发明提供一种包括同时实现小面积，低功率操作和高速操作的逻辑门的半导体器件的配置。 该半导体器件由包括两个或更多个薄膜晶体管的逻辑门构成，每个薄膜晶体管具有栅极电极和设置在其上具有栅极绝缘膜的衬底上的半导体层，并且具有源电极和漏极电极 通过连接到半导体层。 至少在第一薄膜晶体管中，其栅电极处于电浮置状态，并且半导体层在垂直于衬底表面的方向上具有夹在栅电极和源电极之间的第一重叠区域，第二 在与基板表面垂直的方向上夹在栅电极和漏电极之间的重叠区域。 此外，至少在第二薄膜晶体管中，其栅电极连接到输入端，并且其沟道层在垂直于衬底表面的方向上具有夹在栅电极和源电极之间的第一重叠区域， 以及在垂直于衬底表面的方向上夹在栅电极和漏电极之间的第二重叠区域。

公开(公告)号：WO2009150916A1

公开(公告)日：2009-12-17

申请号：PCT/JP2009/058885

申请日：2009-05-13

Applicant: 株式会社日立ハイテクノロジーズ ,  奈良原 正俊 ,  斎藤 俊郎 ,  板橋 直志 ,  山本 治朗 ,  内山 博幸

Inventor： 奈良原　正俊 ,  斎藤　俊郎 ,  板橋　直志 ,  山本　治朗 ,  内山　博幸

IPC: G01N21/64

CPC classification number: G01N21/648

Abstract: 　本発明の目的は、塩基伸長反応によってプローブに取り込まれるヌクレオチドに付随する蛍光色素一分子と、未反応基質の蛍光分子と、を識別することに関する。本発明は、蛍光測定により試料中の核酸を分析する核酸分析デバイスにおいて、光照射により局在型表面プラズモンが発生し、かつ、試料中の核酸を分析するためのプローブが前記表面プラズモンの発生部位に配置されていることに関する。本発明により、表面プラズモンによる蛍光増強効果を効率よく引き起こし、かつ、プローブを蛍光増強効果が及ぶ領域に固定できるため、蛍光分子付き未反応基質を除去しなくとも、塩基伸長反応を計測することが可能となる。

Abstract translation: 目的是区分荧光颜料分子，其与使用碱促进反应的探针吸收的核苷酸和未反应的底物上的荧光分子相关联。 在使用荧光测定分析样品中的核酸的核酸分析装置中，通过光照射产生局部表面等离子体激元，并且将用于分析样品中的核酸的探针设置在产生上述表面等离子体激元的位置。 可以有效地诱导归因于表面等离子体激元的荧光增强效应，并且探针可以固定在受荧光增强效应影响的区域中，从而可以在不用荧光分子去除未反应的底物的情况下测量碱促进反应。

公开(公告)号：WO2012002085A1

公开(公告)日：2012-01-05

申请号：PCT/JP2011/062194

申请日：2011-05-27

Applicant: 株式会社日立製作所 ,  藤井 邦治 ,  内山 博幸 ,  若菜 裕紀 ,  河村 哲史

Inventor： 藤井　邦治 ,  内山　博幸 ,  若菜　裕紀 ,  河村　哲史

IPC: H01L29/786 ,  H01L21/28 ,  H01L29/417

CPC classification number: H01L29/7869 ,  H01L29/45

Abstract: 　チャネル層に金属酸化物半導体膜を使用した薄膜トランジスタを含む半導体装置、特に、上述した薄膜トランジスタの形成後に熱履歴を有する半導体装置において、薄膜トランジスタの特性劣化を抑制することができる技術を提供する。本発明において、ソース電極ＳＥおよびドレイン電極ＤＥは、アルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）や銅（Ｃｕ）など金属膜からなる第１電極層ＦＥと、第１電極層ＦＥを構成する金属がチャネル層ＣＨへ拡散するのを防止するように、チャネル層ＣＨと第１電極層ＦＥの間でチャネル層ＣＨに直接接触するように形成されたコバルト膜よりなる拡散防止層ＤＣから構成されている。

Abstract translation: 公开了一种半导体器件，其包括在沟道层中使用金属氧化物半导体膜的薄晶体管，特别地，在形成上述薄膜晶体管之后具有热历史的半导体器件，其中所公开的半导体器件能够抑制 降低薄膜晶体管的特性。 源电极（SE）和漏电极（DE）由第一电极层（FE）构成，第一电极层（FE）包括铝（Al），银（Ag），金（Au），铜（Cu） 以及扩散阻挡层（DC），其用于阻止构成第一电极层（FE）的金属扩散到沟道层（CH），并且包括形成在沟道层（CH）和 第一电极层（FE）与沟道层（CH）直接接触。

公开(公告)号：WO2011065329A1

公开(公告)日：2011-06-03

申请号：PCT/JP2010/070816

申请日：2010-11-22

Applicant: 株式会社日立製作所 ,  若菜 裕紀 ,  河村 哲史 ,  内山 博幸 ,  藤井 邦治

Inventor： 若菜　裕紀 ,  河村　哲史 ,  内山　博幸 ,  藤井　邦治

IPC: H01L29/786

CPC classification number: H01L29/7869 ,  H01L29/78696

Abstract: 　酸化物半導体ＴＦＴの電気特性は、チャネル膜厚に強く依存することが知られており、チャネル膜厚の依存性を緩和する方法が無く、同時に大面積基板上への特性バラツキの小さい半導体装置を提供する方法がなかった。絶縁基板上にゲート電極を形成し、そのゲート電極に対しゲート絶縁膜を挟んでインジウム酸化物を主成分とする膜厚５ｎｍ以上の第１の半導体層を形成し、その第１の半導体層上にインジウムを含まない亜鉛および錫酸化物を主成分とする膜厚５～５０ｎｍの第２の半導体層を形成し、第２の半導体層上にソース電極とドレイン電極を形成する工程とを含むことを特徴とするものである。このように第１の半導体層と第２の半導体層の材料を組み合わせることで半導体層膜厚の依存性が小さく、大面積基板上に特性ばらつきの小さい半導体装置を提供する。

Abstract translation: 已知氧化物半导体TFT的电气特性强烈地取决于沟道膜厚度，并且没有放宽对沟道膜厚度的依赖性的方法，并且在大面积衬底上没有提供方法 ，也是具有小特征方差的半导体器件。 公开了一种方法，其包括以下步骤：在绝缘基板上形成栅电极; 在其上具有栅绝缘膜的栅电极上形成含有氧化铟作为主要成分并具有5nm以上的膜厚的第一半导体层， 在第一半导体层上形成第二半导体层，其不含铟，但含有锌和/或锡的氧化物为主要成分，膜厚为5-50nm; 并且源电极和漏电极形成在第二半导体层上。 因此，通过组合第一半导体层的材料和第二半导体层的材料，在大面积衬底上提供对半导体层膜厚度依赖性小且具有小特征方差的半导体器件。

公开(公告)号：WO2012117778A1

公开(公告)日：2012-09-07

申请号：PCT/JP2012/051659

申请日：2012-01-26

Applicant: 株式会社日立製作所 ,  河村 哲史 ,  内山 博幸 ,  若菜 裕紀 ,  尾崎 太亮

Inventor： 河村　哲史 ,  内山　博幸 ,  若菜　裕紀 ,  尾崎　太亮

IPC: H01L21/336 ,  H01L29/786

CPC classification number: H01L29/7869 ,  H01L29/66969

Abstract: 　特性の良好な半導体装置（薄膜トランジスタ）を製造する。本発明は、（ａ）基板ＳＵＢの上方に、第１金属酸化物を含有する半導体からなる導電層を形成する工程と、（ｂ）導電層上に第２金属酸化物を含有する半導体からなる犠牲層ＳＬを形成する工程と、（ｃ）導電層と犠牲層ＳＬとの積層膜を加工する工程と、（ｄ）上記（ｃ）工程の後、犠牲層ＳＬ上に、金属膜を形成する工程と、（ｅ）上記（ｄ）工程の後、上記金属膜の第１領域をドライエッチングにより除去する工程と、（ｆ）上記（ｅ）工程の後、上記第１領域の上記犠牲層ＳＬをウェットエッチングにより除去する工程と、を有し、上記（ｃ）工程と、上記（ｆ）工程との間に、（ｇ）導電層に熱処理を施し、導電層を結晶化し、導電層ＣＬｃとする工程を有する。かかる工程によれば、ドライエッチングにより生じた犠牲層ＳＬのダメージ領域ＤＲを除去できる。

Abstract translation: 制造具有良好性能的半导体器件（薄膜晶体管）。 本发明包括以下步骤：（a）形成包含在衬底（SUB）上方含有第一金属氧化物的半导体材料的导电层，（b）形成包含含有第二金属氧化物的半导体材料的牺牲层（SL） 导电层，（c）处理由导电层和牺牲层（SL）构成的层压膜，（d）在步骤（c）之后，在牺牲层（SL）上形成金属膜，（e） 在步骤（d）之后，通过干蚀刻去除金属膜中的第一区域，以及（f）在步骤（e）之后，通过湿法去除对应于第一区域的牺牲层（SL）的一部分 蚀刻，其中在步骤（c）和步骤（f）之间提供通过加热导电层以导致导电层的结晶而将导电层转变为导电层（CLc）的步骤（g）。 根据这些步骤，可以去除通过干蚀刻在牺牲层（SL）中产生的损坏区域（DR）。

公开(公告)号：WO2012063614A1

公开(公告)日：2012-05-18

申请号：PCT/JP2011/074006

申请日：2011-10-19

Applicant: 株式会社日立製作所 ,  河村 哲史 ,  内山 博幸 ,  若菜 裕紀 ,  峰 利之

Inventor： 河村　哲史 ,  内山　博幸 ,  若菜　裕紀 ,  峰　利之

IPC: H01L29/786 ,  G02F1/1368 ,  H01L21/28 ,  H01L21/283

CPC classification number: H01L29/7869 ,  G02F1/1368 ,  G02F2201/50 ,  H01L27/1225

Abstract: 　雰囲気耐性が高く、かつ酸化物ＴＦＴの特性を劣化させない保護膜を提供する。基板１０の上面には、ゲート電極１１、ゲート絶縁膜１２、酸化物半導体膜からなるチャネル層１３、ソース電極１４ｓおよびドレイン電極１４ｄがこの順に積層された酸化物ＴＦＴが形成されており、酸化物ＴＦＴの上部には、酸化物ＴＦＴの特性変動を抑制するための保護膜１５が形成されている。保護膜１５は、低密度の酸窒化シリコン膜からなる下層保護膜１５Ｌと、高密度の酸窒化シリコン膜または窒化シリコン膜からなる上層保護膜１５Ｕとで構成されている。下層保護膜１５Ｌは、チャネル層１３の上部とその近傍の領域を覆うように形成され、その端部を含めた全体が上層保護膜１５Ｕによって覆われている。

Abstract translation: 提供了具有强大气氛阻力并且不劣化氧化物TFT的特性的保护膜。 通过层叠栅电极（11），栅极绝缘膜（12），包含氧化物半导体膜的沟道层（13），源电极（14s）和漏电极（14d），形成氧化物TFT 在氧化物TFT上形成在衬底（10）的顶面上的顺序和保护膜（15），以抑制氧化物TFT的特性的偏差。 保护膜（15）由低密度氧化硅膜和含有高密度氧化硅膜或氮化硅膜的上层保护膜（15U）构成的下层保护膜（15L）形成。 下层保护膜（15L）形成为覆盖沟道层（13）的上部和其附近的区域，并且包括其末端的整个下部保护膜被上层 保护膜（15U）。

公开(公告)号：WO2012056933A1

公开(公告)日：2012-05-03

申请号：PCT/JP2011/073879

申请日：2011-10-18

Applicant: 株式会社日立製作所 ,  若菜 裕紀 ,  河村 哲史 ,  内山 博幸 ,  藤井 邦治

Inventor： 若菜　裕紀 ,  河村　哲史 ,  内山　博幸 ,  藤井　邦治

IPC: H01L29/786 ,  H01L21/336

CPC classification number: H01L29/78693

Abstract: 　酸化物半導体材料をチャネル層に用いた薄膜トランジスタにおいて、酸化物半導体層とソース、ドレイン電極とのコンタクト抵抗を低減する。基板１０の上面には、ゲート電極１１、ゲート絶縁膜１２、チャネル層を構成するアモルファス酸化物半導体層１３、ソース電極１４ｓおよびドレイン電極１４ｄがこの順に積層された薄膜トランジスタが形成されている。ソース電極１４ｓおよびドレイン電極１４ｄとの界面近傍のアモルファス酸化物半導体層１３内には、アモルファス酸化物半導体層１３の構成元素を含む結晶粒１３ｃｇが形成されている。結晶粒１３ｃｇは、ソース電極１４ｓおよびドレイン電極１４ｄを構成する導電膜を堆積する際、アモルファス酸化物半導体層１３に入射する加速粒子のエネルギーを利用して形成する。

Abstract translation: 为了降低使用氧化物半导体材料作为沟道层的薄膜晶体管中的氧化物半导体层与源极/漏极之间的接触电阻。 一种薄膜晶体管，其中栅极电极（11），栅极绝缘膜（12），构成沟道层的非晶氧化物半导体层（13），源电极（14s）和漏电极（14d） 层叠在基板（10）的上表面上。 包含非晶氧化物半导体层（13）的构成元素的晶粒（13cg）在与源电极（14s）和漏电极（14s）的界面附近形成在非晶氧化物半导体层（13）内 14D）。 当构成源电极（14s）和漏电极（14d）的导电膜沉积时，利用入射在非晶氧化物半导体层（13）上的加速粒子的能量形成晶粒（13cg）。