電力用半導体装置およびその製造方法
    1.
    发明申请
    電力用半導体装置およびその製造方法 审中-公开
    功率半导体器件及其制造功率半导体器件的方法

    公开(公告)号:WO2011007387A1

    公开(公告)日:2011-01-20

    申请号:PCT/JP2009/003321

    申请日:2009-07-15

    Abstract: 高速にスイッチングする電力用半導体装置において、スイッチング時に変位電流が流れることによって高電圧が発生して、ゲート絶縁膜のような薄い絶縁膜が絶縁破壊する場合があった。この発明に係る半導体装置は、第1導電型の半導体基板(80)と、前記半導体基板の第1の主面に形成された第1導電型のドリフト層(70)と、前記ドリフト層の表層の一部に形成された第2導電型の第1ウェル領域(50)と、前記ドリフト層の表層の一部に前記第1ウェル領域と離間して設けられた前記第1ウェル領域より上面から見た面積の小さな第2導電型の第2ウェル領域(51)と、前記第1ウェル領域の表層に形成された前記第1ウェル領域より不純物濃度の大きな第1導電型の低抵抗領域(55)と、前記第1ウェル領域の表面上に接して形成されたゲート絶縁膜(32)と、前記ゲート絶縁膜の表面上に接して形成されたゲート電極(21)とを備えたものである。

    Abstract translation: 公开了能够解决传统的高速开关功率半导体器件中涉及的问题的功率半导体器件,其在切换时流过位移电流以产生高电压,其有时会引起诸如栅极之类的薄绝缘膜的电介质击穿 绝缘膜。 功率半导体器件包括第一导电类型半导体衬底(80),设置在半导体衬底(80)的第一主平面上的第一导电型漂移层(70),设置在半导体衬底 漂移层(70)的表面的一部分,在漂移层(70)的表面的一部分上远离第一阱区(50)设置的第二导电类型的第二阱区(51),并且具有 比上述第一阱区域(50)小的区域,设置在第一阱区域(50)的表面上并且具有比第一阱区域(50)的杂质浓度高的第一导电型低电阻区域(55) 阱区域(50),设置成与第一阱区域(50)的表面接触的栅极绝缘膜(32)以及与栅极绝缘膜(32)的表面接触地设置的栅电极(21)。

    電力用半導体装置
    2.
    发明申请
    電力用半導体装置 审中-公开
    功率半导体器件

    公开(公告)号:WO2011045834A1

    公开(公告)日:2011-04-21

    申请号:PCT/JP2009/005356

    申请日:2009-10-14

    Abstract:  高速にスイッチングする電力用半導体装置において、スイッチング時に変位電流が流れることによって、その流路の抵抗とあいまって高電圧が発生し、その電圧によって、ゲート絶縁膜のような薄い絶縁膜が絶縁破壊し、半導体装置が破壊する場合があった。 この発明に係る半導体装置においては、電力用半導体装置の外周部に配置されるp型のウェル領域を内側と外側の2つに分離し、外側のウェル領域上にそのウェル領域の内周の内側にまでゲート絶縁膜より膜厚の大きなフィールド酸化膜を設けているので、スイッチング時に変位電流が流れることによって発生する電圧によってゲート絶縁膜が絶縁破壊することを防止できる。

    Abstract translation: 在以高速切换的功率半导体装置中,存在切换时的位移电流与该路径的电阻相结合的高电压,导致薄绝缘膜(例如栅极绝缘膜)的情况 分解和半导体器件打破。 这里公开的半导体装置将配置在功率半导体装置的外周的p型阱区域分成内侧和外侧,在外侧阱区域设置有场氧化膜,直到其内周为止 阱区域比栅极绝缘膜厚,从而能够防止栅极绝缘膜从在切换时流动的位移电流产生的电压分解。

    炭化珪素半導体装置およびその製造方法
    4.
    发明申请
    炭化珪素半導体装置およびその製造方法 审中-公开
    硅碳化硅半导体器件及其制造方法

    公开(公告)号:WO2009110229A1

    公开(公告)日:2009-09-11

    申请号:PCT/JP2009/000965

    申请日:2009-03-04

    Abstract: [課題]ソース・ドレイン間の耐圧が高く、オン時とオフ時のゲート・ドレイン間容量の差を小さくした炭化珪素MOSFETを提供する。 [解決手段] 第1導電型の炭化珪素基板上に設けられた第1導電型の炭化珪素ドリフト層と、炭化珪素ドリフト層の表層部に設けられた第2導電型を示す一対のベース領域と、一対の前記ベース領域の表層部の内側に設けられた第1導電型を示す一対のソース領域と、炭化珪素基板と一対の前記ベース領域との間に設けられた半絶縁領域とを設ける。

    Abstract translation: 提供了一种具有高源极 - 漏极击穿电压的碳化硅MOSFET,并且当关断时和关断时栅极 - 漏极电容的差异减小。 MOSFET设置有设置在第一导电类型的碳化硅衬底上的第一导电类型的碳化硅漂移层,呈现出第二导电类型的一对基极区域,并且设置在碳化硅漂移层的表面层部分上 ,呈现出第一导电类型的一对源极区域,并且设置在上述一对基极区域的表层部分的内侧,以及设置在碳化硅衬底和上述一对基极区域之间的半绝缘区域。

Patent Agency Ranking