公开(公告)号：WO2006114727A1

公开(公告)日：2006-11-02

申请号：PCT/IB2006/051214

申请日：2006-04-20

申请人： KONINKLIJKE PHILIPS ELECTRONICS N.V. ,  PELGROM, Marcel ,  PETRESCU, Violeta ,  VEENDRICK, Hendricus, J., M.

发明人： PELGROM, Marcel ,  PETRESCU, Violeta ,  VEENDRICK, Hendricus, J., M.

IPC分类号： G01R19/165 ,  G01R31/40

CPC分类号： G01R19/16552 ,  G01R19/28

摘要： An integrated circuit is provided with a distributed supply voltage monitoring system in which a single controller controls a plurality of voltage monitors located in respective modules of the integrated circuit. The controller and each circuit form a successive approximation analogue to digital converter. Such a system enables a small size monitoring circuit to be realised for every module of the integrated circuit.

摘要翻译： 集成电路配备有分布式电源监控系统，其中单个控制器控制位于集成电路的相应模块中的多个电压监视器。 控制器和每个电路形成逐次逼近的模数转换器。 这样的系统能够为集成电路的每个模块实现小尺寸监视电路。

公开(公告)号：WO2006056898A1

公开(公告)日：2006-06-01

申请号：PCT/IB2005/053644

申请日：2005-11-07

申请人： KONINKLIJKE PHILIPS ELECTRONICS N.V. ,  VEENDRICK, Hendricus, J., M. ,  PELGROM, Marcel ,  PETRESCU, Violeta

发明人： VEENDRICK, Hendricus, J., M. ,  PELGROM, Marcel ,  PETRESCU, Violeta

IPC分类号： G01R31/317 ,  G01R31/28 ,  H03M1/46 ,  G01R31/26

CPC分类号： G01R31/31723 ,  G01R31/317

摘要： An integrated circuit comprises a plurality of sensing circuits (12), each for detecting whether a respective physical operating parameter is above or below a respective reference value. The integrated circuit contains a serial shift register (11) for shifting digital data signals that represent the respective reference values from a successive approximation update circuit (14) to the sensing circuits (12) and back to the successive approximation update circuit (14). Detection results of the sensing circuits (12) are shifted to the successive approximation update circuit (14) with the digital data signals. The successive approximation update circuit (14) is used to form the digital data so that the reference values form successive approximations of the physical operating parameter values during an analog to digital conversion process. In this way the successive approximation update circuit (14) is shared by a plurality of sensing circuits (12).

摘要翻译： 集成电路包括多个检测电路（12），每个检测电路用于检测相应的物理操作参数是否高于或低于相应的参考值。 集成电路包含用于将表示来自逐次逼近更新电路（14）的各个参考值的数字数据信号移位到感测电路（12）并返回到逐次逼近更新电路（14）的串行移位寄存器（11）。 感测电路（12）的检测结果用数字数据信号转移到逐次逼近更新电路（14）。 逐次逼近更新电路（14）用于形成数字数据，使得参考值在模数转换过程期间形成物理操作参数值的逐次逼近。 以这种方式，逐次逼近更新电路（14）由多个感测电路（12）共享。

公开(公告)号：WO2010064161A1

公开(公告)日：2010-06-10

申请号：PCT/IB2009/055139

申请日：2009-11-18

申请人： NXP B.V. ,  VEENDRICK, Hendricus Joseph Maria ,  PELGROM, Marcel ,  ZIEREN, Victor

发明人： VEENDRICK, Hendricus Joseph Maria ,  PELGROM, Marcel ,  ZIEREN, Victor

IPC分类号： G01R31/30 ,  G01R19/165

CPC分类号： G01R31/3004 ,  G01R19/16552 ,  G01R19/16571

摘要： Apparatus and method for IR-drop and supply noise measurements in electronic circuits. A first voltage at a point of interest in the circuit is sampled and stored during a quiescent mode of the circuit the voltage is to be measured in. Subsequently, the circuit is brought in an operating mode and a second voltage is sampled and held at the same point of interest. The first and the second voltage are compared and a corresponding voltage signal is passed to a system output.

摘要翻译： 电子电路中红外降噪和噪声测量的装置和方法。 电路中的感兴趣点处的第一电压被采样并在电路的静态模式下被存储。随后，电路进入操作模式，并且将第二电压采样并保持在 同样的兴趣点。 比较第一和第二电压，并将相应的电压信号传递到系统输出。

公开(公告)号：WO2009104130A2

公开(公告)日：2009-08-27

申请号：PCT/IB2009/050638

申请日：2009-02-17

申请人： NXP B.V. ,  VEENDRICK, Hendricus, J., M. ,  PELGROM, Marcel ,  ZIEREN, Victor

发明人： VEENDRICK, Hendricus, J., M. ,  PELGROM, Marcel ,  ZIEREN, Victor

IPC分类号： H03K19/00

CPC分类号： H03K19/0016

摘要： Reduction of power consumption of integrated circuits due to reduced leakage is provided by driving an integrated circuit with a first drive potential (Vdd) and a second drive potential (Vsscore), switching the second drive potential to a ground potential in active mode using a power switch (30), and connecting a substrate potential of the integrated circuit to the ground potential.

摘要翻译： 通过驱动具有第一驱动电位（Vdd）和第二驱动电位（Vsscore）的集成电路来提供由于减少泄漏而降低集成电路的功耗，使用功率将第二驱动电位切换到处于主动模式的接地电位 开关（30），并将集成电路的衬底电位连接到地电位。

公开(公告)号：WO2006067733A1

公开(公告)日：2006-06-29

申请号：PCT/IB2005/054320

申请日：2005-12-19

申请人： KONINKLIJKE PHILIPS ELECTRONICS N.V. ,  THEENDAKARA, Praveen ,  PELGROM, Marcel ,  WIELING, Jean, G. ,  VEENDRICK, Hendricus, J., M.

发明人： THEENDAKARA, Praveen ,  PELGROM, Marcel ,  WIELING, Jean, G. ,  VEENDRICK, Hendricus, J., M.

IPC分类号： G01R27/26 ,  G01R31/30

CPC分类号： G01R31/2853 ,  G01R27/2605

摘要： The present invention relates to a on-chip circuit for on silicon interconnect capacitance (Cx) extraction that is self compensated for process variations in the integrated transistors. The circuit (10) comprises signal generation means (20) for generating a periodical pulse signal connected to first and to second signal delaying means (31, 32) for respective delaying said pulse signal, wherein said second signal delaying means (32) are configured to have a delay affected by said interconnect capacitance (Cx); a logical XOR gate (35) for connecting respective first and said second delay signals of said respective first and second delay means (31, 32), said logical XOR gate (35) being connected to signal integrating means (40); and said signal integrating means (40) being connected to analog to digital converting means (50). Whilst the error in conventional uncompensated systems, like delay line only, the error can be up to 30%, in the circuit according to the invention, the error due to process variations in the front-end is about 2%. Further, an output is provided in a digital format and thus, can be measured quickly with simple external hardware. Furthermore, the pulse signal frequency can be used as a monitor to measure process variations in the front-end. Moreover, since the circuit (10) is remarkably accurate and very easy to measure, it is the best choice as a process monitor for every chip fabricated in the future.

摘要翻译： 本发明涉及用于硅互连电容（Cx）提取的片上电路，其被自身补偿以用于集成晶体管中的工艺变化。 电路（10）包括信号产生装置（20），用于产生连接到第一和第二信号延迟装置（31,32）的周期性脉冲信号，用于各自延迟所述脉冲信号，其中所述第二信号延迟装置（32）被配置 具有由所述互连电容（Cx）影响的延迟; 用于连接所述各个第一和第二延迟装置（31,32）的相应第一和第二延迟信号的逻辑异或门（35），所述逻辑异或门（35）连接到信号积分装置（40）; 并且所述信号积分装置（40）连接到模数转换装置（50）。 虽然传统的无补偿系统中的误差，如延迟线，误差可高达30％，但在根据本发明的电路中，由于前端处理变化引起的误差约为2％。 此外，以数字格式提供输出，因此可以用简单的外部硬件快速测量。 此外，脉冲信号频率可以用作监视器来测量前端的过程变化。 此外，由于电路（10）非常精确且非常容易测量，因此作为未来制造的每个芯片的过程监视器是最佳选择。

公开(公告)号：WO2009022304A2

公开(公告)日：2009-02-19

申请号：PCT/IB2008/053253

申请日：2008-08-13

申请人： NXP B.V. ,  PELGROM, Marcel ,  VERTREGT, Maarten ,  TUINHOUT, Hans, Paul

发明人： PELGROM, Marcel ,  VERTREGT, Maarten ,  TUINHOUT, Hans, Paul

IPC分类号： G11C17/12

CPC分类号： G11C7/24 ,  G11C11/41

摘要： The invention discloses an integrated circuit (10) for securely storing a codeword. The value of the codeword is dependent on the mobility (μA, μB, μC) of at least one transistor (TRA, TRB, TRC) of the integrated circuit. The invention further discloses a reader means (15), a method for determining the value of the codeword from the integrated circuit (10), and a method for altering the value of the codeword.

摘要翻译： 本发明公开了一种用于安全地存储码字的集成电路（10）。 码字的值取决于集成电路的至少一个晶体管（TRA，TRB，TRC）的迁移率（μA，μB，μC）。 本发明还公开了一种读取器装置（15），一种用于确定来自集成电路（10）的码字的值的方法，以及一种用于改变码字的值的方法。

公开(公告)号：WO2007148268A2

公开(公告)日：2007-12-27

申请号：PCT/IB2007/052268

申请日：2007-06-14

申请人： NXP B.V. ,  PELGROM, Marcel ,  PETRESCU, Violeta ,  THEENDAKARA, Praveen

发明人： PELGROM, Marcel ,  PETRESCU, Violeta ,  THEENDAKARA, Praveen

IPC分类号： G01R31/28

CPC分类号： G01R31/2884 ,  G01R31/3161

摘要： The invention relates to a semiconductor device comprising a test structure (100) for detecting variations in the structure of the semiconductor device, the test structure (100) comprising a first supply rail (110), a second supply rail (120), a ring oscillator (130) coupled between the first supply rail (110) and second supply rail (120), the ring oscillator (130) having an output (132) for providing a test result signal, and an array (140) of individually controllable transistors (142) coupled in parallel between the first supply rail (110) and the ring oscillator (130). Variations in the current output of the respective transistors (142) in the array (140) lead to variations in the respective output frequencies of the ring oscillator (130). This gives a qualitative indication of the aforementioned structural variations. More accurate results can be obtained by inclusion of a reference current source (160) for calibrating the ring oscillator (130) prior to the measurement of the current output of the individual transistors (142).

摘要翻译： 本发明涉及一种包括用于检测半导体器件结构变化的测试结构（100）的半导体器件，该测试结构（100）包括第一电源轨（110），第二电源轨（120），环 耦合在所述第一电源轨道（110）和第二电源轨道（120）之间的振荡器（130），所述环形振荡器（130）具有用于提供测试结果信号的输出（132）和独立可控晶体管的阵列（140） （142），并联在所述第一电源轨（110）和所述环形振荡器（130）之间。 阵列（140）中的相应晶体管（142）的电流输出的变化导致环形振荡器（130）的相应输出频率的变化。 这给出了上述结构变化的定性指示。 通过在测量各个晶体管（142）的电流输出之前，包括用于校准环形振荡器（130）的参考电流源（160）可以获得更准确的结果。

公开(公告)号：WO2006087667A1

公开(公告)日：2006-08-24

申请号：PCT/IB2006/050463

申请日：2006-02-13

申请人： KONINKLIJKE PHILIPS ELECTRONICS N.V. ,  PELGROM, Marcel ,  PHILIPS, Kathleen ,  NUIJTEN, Petrus, A., C., M. ,  ROOVERS, Raf, L., J. ,  BREEMS, Lucien, J.

发明人： PELGROM, Marcel ,  PHILIPS, Kathleen ,  NUIJTEN, Petrus, A., C., M. ,  ROOVERS, Raf, L., J. ,  BREEMS, Lucien, J.

IPC分类号： H03M3/00

CPC分类号： H03M3/418

摘要： In an AD converter a primary ΣΔ-modulator digitizes the analog input signal. The quantization noise generated thereby is isolated in the analog domain and digitized in a secondary ΣΔ-modulator. The quantization noise so digitized by the secondary ΣΔ-modulator is subtracted from the quantization noise in the output of the primary ΣΔ-modulator. Because the quantization noise generated by the primary ΣΔ-modulator is subject to filtering (shaping) the quantization noise digitized in the secondary ΣΔ-modulator should also be filtered. This is performed by similar filtering in the feedback path of the secondary ΣΔ-modulator.

摘要翻译： 在AD转换器中，主S？调制器将模拟输入信号数字化。 由此产生的量化噪声在模拟域中被隔离，并在次级S +调制器中数字化。 在主Sα-调制器的输出中从量化噪声中减去由次级S-调制器数字化的量化噪声。 由于由主Sα-调制器产生的量化噪声进行滤波（整形），所以也必须对二次S 1调制器中数字化的量化噪声进行滤波。 这通过在次级Sδ调制器的反馈路径中的类似滤波来执行。

公开(公告)号：WO2009144669A1

公开(公告)日：2009-12-03

申请号：PCT/IB2009/052214

申请日：2009-05-27

申请人： NXP B.V. ,  PELGROM, Marcel J., M. ,  VEENDRICK, Hendricus, Joseph, Maria ,  ZIEREN, Victor

发明人： PELGROM, Marcel J., M. ,  VEENDRICK, Hendricus, Joseph, Maria ,  ZIEREN, Victor

IPC分类号： G01R31/317

CPC分类号： G01R31/31709

摘要： A sensor (400) for sensing jitter in a clock signal has a DLL (402, 310, 312) for locking a clock signal and a delayed version of the clock signal. The sensor comprises a delay line (402) having a first number of cascaded controllable delay segments. The DLL uses a second number of the cascaded delay segments for generating a delay of an average clock period of the clock signal. The second number is smaller than the first number. The sensor also has a comparator (408) for supplying a sensor output signal representative ofa comparison of the clock signal and a further delayed version of the clock signal. The further delayed version of the clock signal is obtained from an output of a specific one of the delay segments located in the delay line after the second number of cascaded delay segments.

摘要翻译： 用于感测时钟信号中的抖动的传感器（400）具有用于锁定时钟信号和时钟信号的延迟版本的DLL（402,310,312）。 传感器包括具有第一数量级联的可控延迟段的延迟线（402）。 DLL使用第二数量的级联延迟段来产生时钟信号的平均时钟周期的延迟。 第二个数字小于第一个数字。 传感器还具有比较器（408），用于提供表示时钟信号和时钟信号的进一步延迟版本的比较的传感器输出信号。 时钟信号的进一步延迟版本是从第二级联延迟段之后的位于延迟线中的特定延迟段的输出获得的。

公开(公告)号：WO2009022304A3

公开(公告)日：2009-04-09

申请号：PCT/IB2008053253

申请日：2008-08-13

申请人： NXP BV ,  PELGROM MARCEL ,  VERTREGT MAARTEN ,  TUINHOUT HANS PAUL

发明人： PELGROM MARCEL ,  VERTREGT MAARTEN ,  TUINHOUT HANS PAUL

IPC分类号： G11C17/12 ,  G06K19/073 ,  G11C7/20

CPC分类号： G11C7/24 ,  G11C11/41

摘要： The invention discloses an integrated circuit (10) for securely storing a codeword. The value of the codeword is dependent on the mobility (µA, µB, µC) of at least one transistor (TRA, TRB, TRC) of the integrated circuit. The invention further discloses a reader means (15), a method for determining the value of the codeword from the integrated circuit (10), and a method for altering the value of the codeword.

摘要翻译： 本发明公开了一种用于安全地存储码字的集成电路（10）。 码字的值取决于集成电路的至少一个晶体管（TRA，TRB，TRC）的迁移率（μA，μB，μC）。 本发明还公开了一种读取器装置（15），一种用于从集成电路（10）确定码字的值的方法，以及用于改变码字值的方法。