公开(公告)号：WO2011073716A1

公开(公告)日：2011-06-23

申请号：PCT/IB2009/007972

申请日：2009-12-15

Applicant: S.O.I. TEC SILICON ON INSULATOR TECHNOLOGIES ,  BELLE, Anne Laure

Inventor： BELLE, Anne Laure

IPC: H01L21/762

CPC classification number: H01L21/76251

Abstract: Process for recycling a support substrate (25) of a material substantially transparent to at least a wavelength of electromagnetic radiation, said process comprising: a) providing an initial substrate (10); b) forming (S1) an intermediate layer (15) on a bonding face of the support substrate (25) having an initial roughness, said intermediate layer (15) being of a material substantially transparent to at least a wavelength of electromagnetic radiation, c) forming (S2) an electromagnetic radiation absorbing layer (24) either on the bonding face (10b) of the initial substrate (10), and/or on the intermediate layer (15), d) bonding (S3) the initial substrate (10) to the support substrate (25) via the electromagnetic radiation absorbing layer (24), and e) carrying out irradiation (S4) of the electromagnetic radiation absorbing layer (24) through the support substrate (25) and the intermediate layer to induce separation of the support substrate (25) from the initial substrate.

Abstract translation: 用于再循环至少至少波长的电磁辐射的材料的支撑衬底（25）的方法，所述方法包括：a）提供初始衬底（10）; b）在具有初始粗糙度的支撑基板（25）的接合面上形成（S1）中间层（15），所述中间层（15）是至少对电磁辐射波长基本上透明的材料，c 在所述初始衬底（10）的接合面（10b）上和/或所述中间层（15）上形成（S2）电磁辐射吸收层（24），d）将所述初始衬底（S3） 10）经由电磁辐射吸收层（24）到达支撑基板（25），e）通过支撑基板（25）和中间层进行电磁辐射吸收层（24）的照射（S4） 支撑衬底（25）与初始衬底的分离。

公开(公告)号：WO2009106330A1

公开(公告)日：2009-09-03

申请号：PCT/EP2009/001382

申请日：2009-02-26

Applicant: S.O.I. TEC SILICON ON INSULATOR TECHNOLOGIES ,  DROUIN, Alexis ,  ASPAR, Berhard ,  DESRUMEAUX, Christophe ,  LEDOUX, Olivier ,  FIGUET, Christophe

Inventor： DROUIN, Alexis ,  ASPAR, Berhard ,  DESRUMEAUX, Christophe ,  LEDOUX, Olivier ,  FIGUET, Christophe

IPC: H01L31/18 ,  H01L27/146

CPC classification number: H01L31/18 ,  H01L27/14603

Abstract: The invention relates to a method for fabricating a semiconductor substrate comprising the steps of: providing a silicon on insulator type substrate comprising a base, an insulating layer and a first semiconductor layer, doping the first semiconductor layer to thereby obtain a modified first semiconductor layer, and providing a second semiconductor layer with a different dopant concentration than the modified first semiconductor layer over, in particular on, the modified first semiconductor layer. With this method, an improved dopant concentration profile can be achieved through the various layers which makes the substrates in particular suitable for optoelectronic applications.

Abstract translation: 本发明涉及一种用于制造半导体衬底的方法，包括以下步骤：提供包括基底，绝缘层和第一半导体层的绝缘体上硅衬底，掺杂第一半导体层从而获得修饰的第一半导体层， 以及提供具有与修饰的第一半导体层不同的掺杂剂浓度的第二半导体层，特别是在修改的第一半导体层上。 通过这种方法，可以通过各种各样的层来实现改进的掺杂剂浓度分布，这使得基板特别适用于光电子应用。

公开(公告)号：WO2009007003A1

公开(公告)日：2009-01-15

申请号：PCT/EP2008/005107

申请日：2008-06-24

Applicant: S.O.I. TEC SILICON ON INSULATOR TECHNOLOGIES ,  AULNETTE, Cécile ,  RADOUANE, Khalid

Inventor： AULNETTE, Cécile ,  RADOUANE, Khalid

IPC: H01L21/762

CPC classification number: H01L21/76254 ,  H01L21/02032

Abstract: The invention relates to a method for recycling a substrate with a step-like residue in a first region of its surface, in particular along the edge of the substrate, which protrudes with respect to the surface of a remaining second region of the substrate, and wherein the first region comprises a modified zone, in particular an ion implanted zone, essentially in a plane corresponding to the plane of the surface of the remaining second region of the substrate and/or chamfered towards the edge of the substrate. To prevent the negative impact of contaminants in subsequent laminated wafer fabricating processes, the recycling method comprises a material removal step which is carried out such that the surface of the substrate in the first region is lying lower than the level of the modified zone before the material removal. The invention also relates to a laminated wafer fabricating method using the recycled substrate and to a recycled substrate in which the surface of a first region lies lower than the surface of the second region.

Abstract translation: 本发明涉及一种用于在其表面的第一区域，特别是沿着衬底的边缘相对于衬底的剩余第二区域的表面突出的阶梯状残留物再循环衬底的方法，以及 其中所述第一区域包括改性区域，特别是离子注入区域，基本上在与衬底的剩余第二区域的表面的平面相对应的平面中和/或朝向衬底的边缘倒角。 为了防止随后的层压晶片制造工艺中的污染物的负面影响，回收方法包括材料去除步骤，其执行为使得第一区域中的基板的表面低于材料之前的改质区域的水平 去除。 本发明还涉及使用再循环基板和第一区域的表面低于第二区域的表面的再循环基板的层压晶片制造方法。

公开(公告)号：WO2005057639A1

公开(公告)日：2005-06-23

申请号：PCT/IB2004/004326

申请日：2004-12-10

Applicant: S.O.I. TEC SILICON ON INSULATOR TECHNOLOGIES ,  COMMISSARIAT A L'ENERGIE ATOMIQUE ,  RAYSSAC, Olivier ,  BLONDEAU, Beryl ,  MORICEAU, Hubert ,  LAGAHE-BLANCHARD, Chrystelle ,  FOURNEL, Franck

Inventor： RAYSSAC, Olivier ,  BLONDEAU, Beryl ,  MORICEAU, Hubert ,  LAGAHE-BLANCHARD, Chrystelle ,  FOURNEL, Franck

IPC: H01L21/20

CPC classification number: H01L21/2007 ,  H01L21/02032 ,  H01L21/76254 ,  Y10S438/974

Abstract: This invention relates to a process for treatment of a multi-layer wafer with materials having differential thermal characteristics, the process comprising a high temperature heat treatment step that can generate secondary defects, characterised in that this process includes a wafer surface preparation step before the high temperature heat treatment step.

Abstract translation: 本发明涉及一种用具有不同热特性的材料处理多层晶片的方法，该方法包括可产生二次缺陷的高温热处理步骤，其特征在于该方法包括在高温之前的晶片表面制备步骤 温度热处理步骤。

公开(公告)号：WO2005024934A1

公开(公告)日：2005-03-17

申请号：PCT/FR2004/002219

申请日：2004-09-01

Applicant: S.O.I. TEC SILICON ON INSULATOR TECHNOLOGIES ,  COMMISSARIAT ENERGIE ATOMIQUE ,  KERDILES, Sébastien ,  LETERTRE, Fabrice ,  MORICEAU, Hubert ,  MORALES, Christophe

Inventor： KERDILES, Sébastien ,  LETERTRE, Fabrice ,  MORICEAU, Hubert ,  MORALES, Christophe

IPC: H01L21/762

CPC classification number: H01L21/02032 ,  H01L21/76254 ,  H01L21/76259 ,  H01L33/0079 ,  H01L2924/0002 ,  H01L2924/00

Abstract: L'invention concerne un procédé de réalisation d'une couche mince (104) en matériau semi-conducteur sur un substrat (107), dit substrat final, comportant : - la formation de ladite couche en matériau semi-conducteur, sur un support, dit support initial (101), - l'assemblage de la couche mince (104) et du substrat final (107), par collage métallique, - la séparation mécanique du support initial (101) et de la couche mince (107). On obtient ainsi un substrat intermédiaire qui peut être utilisé pour la fabrication de divers composants tels que des diodes électroluminescentes ou des diodes laser. Ce procédé permet la réalisation d'une couche mince sur un substrat final à partir d'un substrat de départ qui peut être recyclé grâce à un démontage mécanique non destructif.

Abstract translation: 本发明涉及一种用于在最终基板（107）上制造薄层（104）的方法，所述最终基板（107）包括在初始载体（101）上形成所述半导体层，将所述薄层（104）和最终基板（107）组装 金属接合，并且在机械分离初始载体和薄层（107），从而获得可用于产生诸如电致发光二极管或激光二极管的不同组分的中间基板。 本发明的方法使得可以从最初的基底在最终的基底上产生薄层，该初始基底可通过非破坏性的机械拆卸来回收。

公开(公告)号：WO2005009684A1

公开(公告)日：2005-02-03

申请号：PCT/FR2004/001949

申请日：2004-07-22

Applicant: S.O.I. TEC SILICON ON INSULATOR TECHNOLOGIES ,  RICHTARCH, Claire

Inventor： RICHTARCH, Claire

IPC: B24B37/04

CPC classification number: B24B37/042 ,  H01L21/02024 ,  H01L21/02378 ,  H01L21/0243 ,  H01L21/02529 ,  H01L21/0254 ,  H01L21/02658 ,  H01L29/1608 ,  Y10S438/931

Abstract: L'invention concerne un procédé de préparation de surface d'une tranche d'un matériau semi-conducteur destiné à des applications en microélectronique et/ou optoélectronique. Le procédé comprend une étape de recuit du matériau sous atmosphère oxydante et une étape de polissage avec un abrasif à base de particules de silice colloïdale. L'étape de polissage peut être réalisée à l'aide d'une tête de polissage (10), dans laquelle est insérée un substrat (12) en matériau semi-conducteur. Le liquide abrasif est injecté dans la tête, par exemple par un conduit latéral (18). Une pression (20) et un mouvement symbolisé par la flèche (22) sont appliqués à la tête (10) pour effectuer le polissage contre un tissu (14) de polissage. La combinaison de ces deux étapes permet de réaliser un état de surface satisfaisant, notamment dans le cas du carbure de silicium.

Abstract translation: 本发明涉及用于微电子和/或光电应用的半导体材料晶片的表面处理方法。 所述方法包括在氧化气氛下对所述材料退火的步骤，以及基于胶体二氧化硅颗粒的研磨剂对所述材料进行抛光的步骤。 所述抛光步骤可以通过引入半导体材料的基板（12）的抛光头（10）进行。 研磨液体例如通过侧管（18）注入头部。 将压力（20）和由箭头（22）表示的运动施加到头部（10）上，用于抛光抛光布（14）。 两个步骤的组合允许获得令人满意的表面状态，特别是在碳化硅的情况下。

公开(公告)号：WO2010069861A1

公开(公告)日：2010-06-24

申请号：PCT/EP2009/066889

申请日：2009-12-11

Applicant: S.O.I. TEC SILICON ON INSULATOR TECHNOLOGIES ,  BROEKAART, Marcel

Inventor： BROEKAART, Marcel

IPC: H01L21/18

CPC classification number: H01L21/187 ,  H01L27/14683 ,  Y10T156/1126

Abstract: A method is described for thinning a structure (200) comprising at least two wafers (201, 202) assembled one with the other, one (202) of the two wafers including channels (203) on its surface (202a) facing the other wafer (201). In order to cause thinning of the structure, a fluid is introduced into the channels (203) in a supercritical state and the fluid is passed from the supercritical state into the gaseous state. The method is also characterized in that the channels (203) do not open to the outside of the structure, the method further comprising forming from the outer surface of the structure, before introducing the fluid in the supercritical state, at least one access opening (204) to the channels (203).

Abstract translation: 描述了一种用于减薄结构（200）的方法，该结构（200）包括与另一个组装的至少两个晶片（201,202），两个晶片中的一个（202）包括在其面对另一个晶片的表面（202a）上的通道（203） （201）。 为了使结构变薄，将流体以超临界状态引入通道（203），并且流体从超临界状态进入气态。 该方法的特征还在于，通道（203）不向结构外部开放，该方法还包括在将流体引入超临界状态之前，从结构的外表面形成至少一个进入开口（ 204）连接到通道（203）。

公开(公告)号：WO2010036622A1

公开(公告)日：2010-04-01

申请号：PCT/US2009/057734

申请日：2009-09-21

Applicant: S.O.I. TEC SILICON ON INSULATOR TECHNOLOGIES ,  PHILIPS LUMILEDS LIGHTING COMPANY, LLC ,  KONINKLIJKE PHILIPS ELECTRONICS N.V. ,  LETERTRE, Fabrice ,  FAURE, Bruce ,  KRAMES, Michael, R. ,  GARDNER, Nathan, F.

Inventor： LETERTRE, Fabrice ,  FAURE, Bruce ,  KRAMES, Michael, R. ,  GARDNER, Nathan, F.

IPC: H01L21/02

CPC classification number: H01L21/02639 ,  H01L21/02367 ,  H01L21/02389 ,  H01L21/02458 ,  H01L21/0254

Abstract: Methods of fabricating relaxed layers of semiconductor materials include forming structures of a semiconductor material overlying a layer of a compliant material, and subsequently altering a viscosity of the compliant material to reduce strain within the semiconductor material. The compliant material may be reflowed during deposition of a second layer of semiconductor material. The compliant material may be selected so that, as the second layer of semiconductor material is deposited, a viscosity of the compliant material is altered imparting relaxation of the structures. In some embodiments, the layer of semiconductor material may comprise a III-V type semiconductor material, such as, for example, indium gallium nitride. Methods of fabricating semiconductor structures and devices are also disclosed. Novel intermediate structures are formed during such methods. Engineered substrates include a plurality of structures comprising a semiconductor material disposed on a layer of material exhibiting a changeable viscosity.

Abstract translation: 制造半导体材料的松弛层的方法包括形成覆盖柔性材料层的半导体材料的结构，随后改变柔性材料的粘度以减小半导体材料内的应变。 在沉积第二层半导体材料期间，柔性材料可以回流。 可以选择柔性材料，使得当沉积第二层半导体材料时，改变柔性材料的粘度赋予结构松弛性。 在一些实施例中，半导体材料层可以包括III-V型半导体材料，例如氮化铟镓。 还公开了制造半导体结构和器件的方法。 在这种方法中形成了新的中间结构。 工程衬底包括多个结构，其包括设置在表现出可变粘度的材料层上的半导体材料。

公开(公告)号：WO2010026006A1

公开(公告)日：2010-03-11

申请号：PCT/EP2009/059960

申请日：2009-07-31

Applicant: S.O.I. TEC SILICON ON INSULATOR TECHNOLOGIES ,  BROEKAART, Marcel ,  MIGETTE, Marion ,  MOLINARI, Sébastien ,  NEYRET, Eric

Inventor： BROEKAART, Marcel ,  MIGETTE, Marion ,  MOLINARI, Sébastien ,  NEYRET, Eric

IPC: H01L21/302

CPC classification number: H01L21/302 ,  H01L21/76256

Abstract: The invention relates to a method of trimming a structure (500) comprising a first wafer (200) bonded to a second wafer (300), the first wafer (200) having a chamfered edge. The method comprises a first step (S4) for trimming the edge of the first wafer (200) carried out by mechanical machining over a predetermined depth (Pd 1 ) in the first wafer. This first trimming step is followed by a second step (S5) for non-mechanical trimming over at least the remaining thickness of the first wafer.

Abstract translation: 本发明涉及一种修整结构（500）的方法，所述结构（500）包括接合到第二晶片（300）的第一晶片（200），所述第一晶片（200）具有倒角边缘。 该方法包括用于通过机械加工在第一晶片中的预定深度（Pd1）上修整第一晶片（200）的边缘的第一步骤（S4）。 该第一修整步骤之后是用于在至少第一晶片的剩余厚度上进行非机械修整的第二步骤（S5）。

公开(公告)号：WO2009036950A2

公开(公告)日：2009-03-26

申请号：PCT/EP2008/007727

申请日：2008-09-16

Applicant: S.O.I. TEC SILICON ON INSULATOR TECHNOLOGIES ,  HEBRAS, Xavier ,  LALLEMENT, Fabrice ,  LANDRU, Didier

Inventor： HEBRAS, Xavier ,  LALLEMENT, Fabrice ,  LANDRU, Didier

IPC: H01L21/18 ,  H01L21/762 ,  H01L21/265

CPC classification number: H01L21/187 ,  H01L21/2007 ,  H01L21/26506

Abstract: The invention relates to a method for fabricating a mixed orientation substrate comprising the steps of providing a donor substrate with a first crystalline orientation, forming a predetermined splitting area in the donor substrate, providing a handle substrate, in particular of a second crystalline orientation, attaching the donor substrate to the handle substrate and detaching the donor substrate at the predetermined splitting area thereby transferring a layer of the donor substrate onto the handle substrate to form a mixed orientation substrate. In order to cope with stress introduced during ion implantation, a stiffening layer is provided on the donor substrate prior to forming the predetermined splitting area.

Abstract translation: 本发明涉及一种用于制造混合取向衬底的方法，包括以下步骤：向施主衬底提供第一晶体取向，在施主衬底中形成预定的分裂区域，提供处理衬底，特别是第二结晶取向，附着 施主衬底到处理衬底并且在预定的分割区域分离施主衬底，从而将施主衬底的一层转移到手柄衬底上以形成混合取向衬底。 为了应对在离子注入期间引入的应力，在形成预定的分割区域之前，在施主衬底上提供加强层。