公开(公告)号：WO2018060278A1

公开(公告)日：2018-04-05

申请号：PCT/EP2017/074541

申请日：2017-09-27

Applicant: ENEL GREEN POWER S.P.A.

Inventor： GERARDI, Cosimo ,  BATTAGLIA, Anna

IPC: H01L31/0368 ,  C23C16/24 ,  C23C16/44 ,  H01L21/02 ,  H01L31/075 ,  H01L31/20 ,  H01L31/065

CPC classification number: H01L31/03685 ,  C23C16/029 ,  C23C16/24 ,  C23C16/325 ,  C23C16/407 ,  H01L21/0245 ,  H01L21/02491 ,  H01L21/02529 ,  H01L21/02532 ,  H01L21/02579 ,  H01L21/0262 ,  H01L31/065 ,  H01L31/075 ,  H01L31/202 ,  Y02E10/545 ,  Y02E10/548 ,  Y02P70/521

Abstract: A solar cell apparatus (100) and a method (400) for forming said solar cell apparatus (100), comprising a substrate (101), a n-type transparent conductive oxide (TCO) layer (102) deposited over said substrate (101), a p-i-n structure (200) that includes a p-type layer (103), an i-type layer (104), said n-type layer (105), a metal back layer (106) deposited over said n-type layer (105) of the p-i-n structure (200). The p-type layer (103) comprises a p-type dopants graded multi-layers structure (3) that has a dopants concentration profile that varies as a function of the thickness of the p-type dopants graded multi-layers structure (3).

Abstract translation: 一种用于形成所述太阳能电池设备（100）的太阳能电池设备（100）和方法（400），包括衬底（101），n型透明导电氧化物（TCO）层 （101）上沉积的pin结构（200），其包括p型层（103），i型层（104），所述n型层（105），金属背层 106）沉积在所述pin结构（200）的所述n型层（105）上。 所述p型层（103）包括p型掺杂剂渐变多层结构（3），所述p型掺杂剂渐变多层结构具有作为所述p型掺杂剂渐变多层结构（3）的厚度的函数而变化的掺杂剂浓度分布，

公开(公告)号：WO2017186810A1

公开(公告)日：2017-11-02

申请号：PCT/EP2017/059970

申请日：2017-04-26

Applicant: PILEGROWTH TECH S.R.L.

Inventor： MIGLIO, Leonida

IPC: H01L21/02

CPC classification number: H01L21/02639 ,  A47J31/36 ,  A47J2201/00 ,  H01L21/02381 ,  H01L21/0243 ,  H01L21/02433 ,  H01L21/02529 ,  H01L21/02532 ,  H01L21/0254

Abstract: A method for manufacturing a semiconductor structure with reduced bowing for applications in the field of power electronics, photonics, optoelectronics, solar energy conversion and the like, which comprises: - a step of providing at least a first layer of a first semiconductor material, said first layer comprising a substrate of said first semiconductor material, which extends along a first reference plane, and a plurality of first portions of said first semiconductor material, which are mutually spaced and extend in elevation from said substrate along axes perpendicular to said first reference plane, said first portions having ends in distal position with respect to said substrate; - a step of providing at least a second layer of a second semiconductor material, said second layer comprising second portions of said second semiconductor material, each of which is joined to the ends of a plurality of said first portions, said second portions being mutually spaced and extending along a second reference plane parallel to said first reference plane; The first portions of the first layer are produced with an aspect ratio that depends on a dimension of said second portions, measured along said second reference plane. In a further aspect thereof, the invention relates to a semiconductor structure for applications in the field of power electronics, photonics, optoelectronics, solar energy conversion and the like.

Abstract translation: 一种用于制造具有减小的弯曲的半导体结构的方法，用于电力电子，光子学，光电子学，太阳能转换等领域的应用，其包括： - 提供至少第一 所述第一层包括沿第一参考平面延伸的所述第一半导体材料的衬底和所述第一半导体材料的多个第一部分，所述第一半导体材料的多个第一部分相互隔开并且从所述衬底 沿着垂直于所述第一参考平面的轴线，所述第一部分具有相对于所述衬底位于远端位置的端部; - 提供至少第二层第二半导体材料的步骤，所述第二层包括所述第二半导体材料的第二部分，所述第二半导体材料的每一个连接到多个所述第一部分的端部，所述第二部分彼此间隔开 并沿着平行于所述第一参考平面的第二参考平面延伸; 第一层的第一部分以纵横比生产，该纵横比取决于沿着所述第二参考平面测量的所述第二部分的尺寸。 在其另一方面，本发明涉及一种用于电力电子，光子学，光电子学，太阳能转换等领域的半导体结构。

公开(公告)号：WO2017073749A1

公开(公告)日：2017-05-04

申请号：PCT/JP2016/082115

申请日：2016-10-28

Applicant: 富士電機株式会社

Inventor： 土田　秀一 ,  宮澤　哲哉 ,  米澤　喜幸 ,  加藤　智久 ,  児島　一聡 ,  俵　武志 ,  大月　章弘

IPC: H01L21/205 ,  C23C16/42 ,  C30B25/16 ,  C30B25/20 ,  C30B29/36 ,  H01L21/329 ,  H01L29/06 ,  H01L29/861 ,  H01L29/868

CPC classification number: H01L21/02529 ,  C23C16/325 ,  C23C16/56 ,  C30B25/183 ,  C30B25/20 ,  C30B29/36 ,  H01L21/02378 ,  H01L21/02433 ,  H01L21/02447 ,  H01L21/02576 ,  H01L21/02579 ,  H01L21/02581 ,  H01L21/0262 ,  H01L21/046 ,  H01L29/0619 ,  H01L29/16 ,  H01L29/1608 ,  H01L29/6606 ,  H01L29/7371 ,  H01L29/7395 ,  H01L29/74 ,  H01L29/7827 ,  H01L29/861 ,  H01L29/868

Abstract: エピタキシャル成長層の厚みを抑制しつつ、大電流でバイポーラ動作させても、基板上のエピタキシャル成長層と基板との界面から拡張する帯状積層欠陥の発生を効果的に抑制するエピタキシャルウェハを提供する。エピタキシャルウェハの製造方法は、炭化珪素の基板の上に、導電型を決める主ドーパントを添加すると共に少数キャリアを捕獲する副ドーパントを主ドーパントのドーピング濃度より低いドーピング濃度で添加して、耐圧維持層から基板の方向に流れる少数キャリアの捕獲及び消滅を促進する、耐圧維持層より低抵抗の、炭化珪素を主成分とするバッファ層をエピタキシャル成長するステップ（Ｓ１～Ｓ５）と、バッファ層の上に耐圧維持層をエピタキシャル成長するステップと、を含む。

Abstract translation: 同时抑制

外延层的厚度，也有双极性工作以大电流，有效地抑制带状堆垛层错的，从所述外延层和所述衬底上的衬底之间的界面延伸的发生 提供外延片。 制造外延晶片时，碳化硅的一基板上的方法，以捕获少数载流子与另外一个主要掺杂确定导电类型的辅助搀杂剂搀杂，在更低的掺杂浓度比所述主掺杂剂的掺杂浓度加入，击穿电压保持层 促进捕获和在从比所述耐压保持层的低电阻基板的方向上流动的少数载流子的湮灭，步骤（S1〜S5）外延生长的缓冲层主要由碳化硅，在缓冲层上的击穿电压 并外延生长维持层。

公开(公告)号：WO2016098638A1

公开(公告)日：2016-06-23

申请号：PCT/JP2015/084386

申请日：2015-12-08

Applicant: 昭和電工株式会社 ,  一般財団法人電力中央研究所

Inventor： 深田　啓介 ,  伊藤　雅彦 ,  鎌田　功穂 ,  土田　秀一 ,  上東　秀幸 ,  藤林　裕明 ,  内藤　正美 ,  原　一都 ,  小澤　隆弘 ,  青木　宏文

IPC: C30B29/36 ,  C23C16/42 ,  C23C16/455 ,  C30B25/14 ,  H01L21/205

CPC classification number: H01L21/205 ,  C23C16/325 ,  C23C16/42 ,  C23C16/455 ,  C23C16/4557 ,  C23C16/45574 ,  C30B25/14 ,  C30B25/186 ,  C30B25/20 ,  C30B29/36 ,  H01L21/02378 ,  H01L21/02529 ,  H01L21/0262

Abstract: 本発明の一態様に係るＳｉＣエピタキシャルウェハの製造方法は、分子内にＮ原子を含み、かつＮ原子同士の２重結合、３重結合のいずれも有さない分子で構成される塩基性のＮ系ガスと、分子内にＣｌ原子を含む分子で構成されるＣｌ系ガスとを、ＳｉＣエピタキシャル成長の反応空間に分離して導入し、前記Ｎ系ガスと前記Ｃｌ系ガスとを、前記Ｎ系ガスと前記Ｃｌ系ガスとの混合によって生じる固体生成物の沸点または昇華温度以上の温度で混合する。

Abstract translation: 根据本发明实施例的制造SiC外延晶片的方法包括：在用于SiC外延生长的反应空间中分别引入在分子中包括N个原子的碱性N基气体，并且由具有 在N原子和由分子中包含Cl原子的分子组成的Cl基气体之间既不是双键也不是三键; 在等于或高于通过混合N-基气体和Cl系气体产生的固体产物的沸点或升华温度的温度下混合N基气体和Cl-基气体。

公开(公告)号：WO2016087728A1

公开(公告)日：2016-06-09

申请号：PCT/FR2015/052494

申请日：2015-09-17

Applicant: SOITEC

Inventor： KONONCHUK, Oleg ,  LANDRU, Didier ,  FIGUET, Christophe

IPC: H01L21/20 ,  H01L21/762

CPC classification number: H04B1/03 ,  H01L21/02167 ,  H01L21/02378 ,  H01L21/02381 ,  H01L21/02529 ,  H01L21/02532 ,  H01L21/0262 ,  H01L21/28282 ,  H01L21/76254 ,  H01L21/76297 ,  H01L41/0477 ,  H01M4/663

Abstract: Structure (1) pour des applications radiofréquences comprenant : • un substrat support (2) semi-conducteur; • une couche de piégeage (3) disposée sur le substrat support (2); la couche de piégeage (3) étant caractérisée en ce qu'elle comprend une densité de défauts supérieure à une densité de défauts prédéterminée; la densité de défauts prédéterminée est la densité de défauts au-delà de laquelle la résistivité électrique de la couche de piégeage (3) est supérieure ou égale à 10kohm.cm sur une gamme de température [- 20°C; +120°C].

Abstract translation: 本发明涉及一种用于射频应用的结构（1），其包括：半导体支撑衬底（2）; 布置在所述支撑基板（2）上的捕获层（3）; 捕获层（3）的特征在于它包括比预定缺陷密度更高的缺陷密度; 预定的缺陷密度是缺陷密度，在[-20℃的温度范围内，捕获层（3）的电阻率不低于10Kohhm·cm; +120℃]。

公开(公告)号：WO2016059670A1

公开(公告)日：2016-04-21

申请号：PCT/JP2014/077331

申请日：2014-10-14

Applicant: 三菱電機株式会社

Inventor： ▲濱▼野　健一 ,  服部　亮 ,  中村　卓誉

IPC: H01L21/205 ,  C30B29/36 ,  G01B11/06 ,  H01L21/20 ,  H01L21/66 ,  C23C16/42

CPC classification number: C30B29/36 ,  C23C16/42 ,  G01B11/0625 ,  H01L21/02378 ,  H01L21/02447 ,  H01L21/02529 ,  H01L21/02576

Abstract: 　本発明は、予め定める層厚の複数の炭化珪素エピタキシャル層を精度良く形成することができる炭化珪素エピタキシャルウエハの製造方法を提供することを目的とする。本発明では、ｎ型ＳｉＣ基板（１）上に、ｎ型ＳｉＣ基板（１）との間における不純物濃度の変化率が２０％以上になるように、第１のｎ型ＳｉＣエピタキシャル層（２）を形成する。第１のｎ型ＳｉＣエピタキシャル層（２）上に、第１のｎ型ＳｉＣエピタキシャル層（２）との間における不純物濃度の変化率が２０％以上になるように、第２のｎ型ＳｉＣエピタキシャル層（３）を形成する。

Abstract translation: 本发明的目的是提供一种可以精确地形成预定层厚的多个碳化硅外延层的碳化硅外延晶片制造方法。 第一n型SiC外延层（2）形成在n型SiC衬底（1）上，使得第一n型SiC外延层（2）和n型SiC衬底之间的杂质浓度的变化 （1）至少为20％。 第二n型SiC外延层（3）形成在第一n型SiC外延层（2）上，使得第二n型SiC外延层（3）和第一n-型SiC外延层之间的杂质浓度的变化， 型SiC外延层（2）为至少20％。

公开(公告)号：WO2016019102A1

公开(公告)日：2016-02-04

申请号：PCT/US2015/042820

申请日：2015-07-30

Applicant: THE GOVERNMENT OF THE UNITED STATES OF AMERICA, as represented by THE SECRETARY OF THE NAVY ,  MEYER, David, J. ,  DOWNEY, Brian, P. ,  KATZER, Douglas, S.

Inventor： MEYER, David, J. ,  DOWNEY, Brian, P. ,  KATZER, Douglas, S.

IPC: H01L21/28 ,  H01L21/20

CPC classification number: H01L29/45 ,  H01L21/02378 ,  H01L21/02458 ,  H01L21/02491 ,  H01L21/02505 ,  H01L21/02529 ,  H01L21/0254 ,  H01L21/0485 ,  H01L21/0495 ,  H01L29/452

Abstract: A method for integrating epitaxial, metallic transition metal nitride (TMN) layers within a compound semiconductor device structure. The TMN layers have a similar crystal structure to relevant semiconductors of interest such as silicon carbide (SiC) and the Group Ill-Nitrides (III-Ns) such as gallium nitride (GaN), aluminum nitride (A1N), indium nitride (InN), and their various alloys. Additionally, the TMN layers have excellent thermal stability and can be deposited in situ with other semiconductor materials, allowing the TMN layers to be buried within the semiconductor device structure to create semiconductor/metal/semiconductor heterostructures and superlattices.

Abstract translation: 一种将外延金属过渡金属氮化物（TMN）层集成在化合物半导体器件结构内的方法。 TMN层具有与诸如碳化硅（SiC）和氮化镓（GaN），氮化铝（AlN），氮化铟（InN）等氮化铟（III-N））的III族氮化物（III-Ns）有关的半导体相似的晶体结构， ，及其各种合金。 另外，TMN层具有优异的热稳定性，并且可以与其他半导体材料原位沉积，允许TMN层被埋在半导体器件结构内以产生半导体/金属/半导体异质结构和超晶格。

公开(公告)号：WO2016017215A1

公开(公告)日：2016-02-04

申请号：PCT/JP2015/061199

申请日：2015-04-10

Applicant: 三菱電機株式会社

Inventor： 濱田　憲治 ,  三浦　成久 ,  中西　洋介

IPC: H01L21/336 ,  C30B29/36 ,  C30B31/22 ,  H01L21/20 ,  H01L21/265 ,  H01L21/28 ,  H01L29/12 ,  H01L29/739 ,  H01L29/78

CPC classification number: H01L21/02694 ,  C30B29/36 ,  C30B31/185 ,  C30B31/22 ,  C30B33/02 ,  H01L21/02378 ,  H01L21/02529 ,  H01L21/046 ,  H01L21/0465 ,  H01L21/265 ,  H01L21/28 ,  H01L21/7806 ,  H01L29/0834 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7395 ,  H01L29/78 ,  H01L29/7813

Abstract: 　本発明は半導体装置の製造方法に関し、ＳｉＣ支持基板上に、前記ＳｉＣ支持基板に比べて不純物濃度が１万分の１以下であり、かつ厚みが５０μｍ以上のＳｉＣエピタキシャル成長層が配設されたＳｉＣエピタキシャル基板を準備する工程（ａ）と、前記ＳｉＣエピタキシャル基板の第１の主面に、選択的に不純物イオンを注入して半導体素子を構成する不純物領域を形成する工程（ｂ）と、前記ＳｉＣエピタキシャル基板の第２の主面に所定のイオンを注入して、前記ＳｉＣエピタキシャル基板の反りを制御するイオン注入領域を形成する工程（ｃ）と、前記工程（ｂ）および工程（ｃ）の後に、前記ＳｉＣエピタキシャル基板を加熱する工程（ｄ）と、を備えている。

Abstract translation: 该半导体器件制造方法具有：制备SiC外延衬底的步骤（a），其中SiC外延生长层设置在SiC支撑衬底上，所述SiC外延生长层的杂质浓度等于或小于十分之一， SiC支撑基板的一千分之一，厚度等于或大于50μm; 用于通过选择性地注入杂质离子来形成作为SiC外延衬底的第一主表面的一部分的杂质区域的步骤（b），所述杂质区域构成半导体元件; 用于通过将预定离子注入到所述SiC外延衬底的第二主表面来形成离子注入区的步骤（c），所述离子注入区域控制所述SiC外延衬底的翘曲; 和步骤（d），用于在步骤（b）和步骤（c）之后加热SiC外延衬底。

公开(公告)号：WO2016016465A1

公开(公告)日：2016-02-04

申请号：PCT/EP2015/067757

申请日：2015-07-31

Applicant: KATHOLIEKE UNIVERSITEIT LEUVEN

Inventor： LOCQUET, Jean-Pierre ,  SU, Chen-Yi

IPC: H01L21/67 ,  F27D1/00 ,  C23C14/22

CPC classification number: H01L21/67109 ,  C23C14/228 ,  C23C14/5806 ,  C23C16/56 ,  H01L21/02175 ,  H01L21/02178 ,  H01L21/02266 ,  H01L21/02337 ,  H01L21/02356 ,  H01L21/02527 ,  H01L21/02529 ,  H01L21/02565 ,  H01L21/02631 ,  H01L21/02689 ,  H01L21/68714

Abstract: A heating device (100) for heating the surface of a substrate (140). The heating device comprises a gas source (110) comprising an inert material supply inert under the operating conditions of the heating device, the gas source being adapted for supplying a hot jet of a gas comprising at least elements of said inert material on the substrate (140). The gas source (110) is adapted for heating the hot jet of the gas to a temperature above 1500°C.

Abstract translation: 一种用于加热基片表面的加热装置（100）。 加热装置包括气体源（110），其包括在加热装置的操作条件下惰性的惰性材料供给，所述气体源适于将至少包括所述惰性材料的元素的气体的热射流供应到基底上 140）。 气源（110）适于将气体的热射流加热至高于1500℃的温度。

公开(公告)号：WO2015198718A1

公开(公告)日：2015-12-30

申请号：PCT/JP2015/063328

申请日：2015-05-08

Applicant: 住友電気工業株式会社

Inventor： 和田　圭司 ,  久保田　良輔 ,  日吉　透

IPC: H01L29/06 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/063 ,  H01L21/02529 ,  H01L21/046 ,  H01L21/26513 ,  H01L29/06 ,  H01L29/0619 ,  H01L29/12 ,  H01L29/1608 ,  H01L29/36 ,  H01L29/872

Abstract: 　破壊耐量を高めることが可能な炭化珪素半導体装置、およびその製造方法を提供する。炭化珪素半導体装置（１）は、平面視において素子領域（ＩＲ）を囲むように、炭化珪素層の内部に配置された、ｐ型不純物を含む不純物領域（ＪＴＥ領域（２）および／またはガードリング領域（３））とを備える。不純物領域は、第１の主面（１０ａ）から離れた炭化珪素層（１０）の内部の位置において、ｐ型不純物のピーク濃度を有する。ピーク濃度は、１×１０ 16 ｃｍ -3 以上かつ５×１０ 17 ｃｍ -3 以下である。炭化珪素層（１０）に、ｐ型不純物をイオン注入して不純物領域が形成される。次に、炭化珪素層（１０）に熱酸化処理を施して、炭化珪素層（１０）の第１の主面（１０ａ）を覆う二酸化珪素膜を形成するとともに、第１の主面（１０ａ）近傍におけるｐ型不純物の濃度を低下させる。

Abstract translation: 提供一种能够提高耐击穿性的碳化硅半导体器件及其制造方法。 该碳化硅半导体器件（1）具有含有p型杂质的杂质区域（JTE区域（2）和/或保护环区域（3）），并且配置在碳化硅层的内部 以便在平面视图中围绕元件区域（IR）。 在远离第一原理表面（10a）并且在碳化硅层（10）的内部的位置处，杂质区域具有p型杂质的峰值浓度。 峰值浓度为1×1016-5×1017cm-3。 在碳化硅层（10）中，通过离子注入p型杂质形成杂质区域。 接下来，对碳化硅层（10）进行热氧化处理，以形成覆盖碳化硅层（10）的第一主面（10a）的二氧化硅膜，并且p型杂质的浓度在 第一原理表面（10a）。