公开(公告)号：WO2009071352A1

公开(公告)日：2009-06-11

申请号：PCT/EP2008/063108

申请日：2008-09-30

Applicant: GEMALTO SA ,  CIET, Mathieu ,  FEIX, Benoît ,  VILLEGAS, Karine

Inventor： CIET, Mathieu ,  FEIX, Benoît ,  VILLEGAS, Karine

IPC: G06F21/00 ,  G06F21/22

CPC classification number: G06F21/14 ,  G06F21/755

Abstract: La présente invention est un procédé de sécurisation de l'exécution d'un code informatique composé de données, ces données pouvant être, entre autre, des opérations, des opérandes, des résultats intermédiaires, ou des résultats finaux, tout ou partie de ces données, dites données sensibles, devant être masquées au cours de l'exécution, et comportant une étape de masquage, pour chacune des données sensibles l'étape de masquage est appliquée un nombre de fois strictement supérieur à un.

Abstract translation: 本发明涉及一种用于确保由数据组成的计算机代码的执行的方法，其中所述数据可以包括操作，操作数，中间结果或最终结果，其中所述数据的总体或一部分 所谓的敏感数据必须在执行期间被屏蔽，其中该方法包括每个敏感数据的掩蔽步骤，该掩蔽步骤被施加严格高于一个的次数。

公开(公告)号：WO2007006810A1

公开(公告)日：2007-01-18

申请号：PCT/EP2006/064228

申请日：2006-07-13

Applicant: GEMPLUS ,  CIET, Mathieu ,  VILLEGAS, Karine

Inventor： CIET, Mathieu ,  VILLEGAS, Karine

IPC: G06F7/72 ,  H04L9/30

CPC classification number: G06F21/75 ,  G06F7/72 ,  G06F21/556 ,  G06F21/755 ,  G06F21/77 ,  H04L9/003 ,  H04L9/302 ,  H04L9/3249

Abstract: L'invention concerne un procédé cryptographique asymétrique appliqué à un message M , caractérisé en ce qu'il comprend une opération privée consistant à signer ou déchiffrer le message M pour obtenir un message signé ou déchiffré s , l'opération privée étant définie à partir d'au moins une exponentiation modulaire EM de la forme EM = M A mod B , A et B étant respectivement l'exposant et le module de l'exponentiation modulaire EM , et l'opération privée comprenant les étapes consistant à : - Calculer un module intermédiaire B* , un message intermédiaire M* et un exposant intermédiaire A* , en fonction de B , M et/ou A ; le module intermédiaire B* étant calculé de façon déterministe et le message intermédiaire M* étant calculé de façon aléatoire ; - Calculer une exponentiation modulaire intermédiaire EM * = M * A* mod B * ; - Calculer le message signé ou déchiffré s à partir de l'exponentiation modulaire intermédiaire EM* . L'invention concerne également un composant électronique comprenant des moyens pour la mise en oeuvre de ce procédé cryptographique.

Abstract translation: 本发明涉及一种应用于消息M的不对称密码方法，其特征在于，它包括私有操作，该私有操作包括签名或解密消息M以获得签名或解密的消息，私有操作基于至少一个模块化 以EM = MA modB，A和B分别为指数和幂幂EM的乘幂EM，私有运算包括以下步骤：计算中间模块B *，中间消息M *和中间指数A * 基于B，M和/或A; 确定性地计算中间模块B *，并随机计算中间消息M *; 计算一个中间模幂运算* * * * * * * * * * * * * * 基于中间模幂运算EM *计算签名或解密的消息。 本发明还涉及一种电子部件，其包括用于实现所述密码方法的装置。

公开(公告)号：WO2010084198A1

公开(公告)日：2010-07-29

申请号：PCT/EP2010/050827

申请日：2010-01-26

Applicant: GEMALTO SA ,  VILLEGAS, Karine ,  GOUGET, Aline ,  GOUBIN, Louis ,  PAILLIER, Pascal

Inventor： VILLEGAS, Karine ,  GOUGET, Aline ,  GOUBIN, Louis ,  PAILLIER, Pascal

IPC: H04L9/08

CPC classification number: H04L9/0838 ,  H04L9/0844 ,  H04L9/3263 ,  H04L9/3271 ,  H04L2209/56 ,  H04L2209/805

Abstract: Procédé de génération d'une clé de session entre deux dispositifs électroniques communicants ne nécessitant aucune information préenregistrée dans un des deux dispositifs et permettant d'authentifier l'un des dispositifs. Ce procédé utilise une collaboration étroite d'un algorithme symétrique et d'un algorithme asymétrique.

Abstract translation: 本发明涉及一种用于在两个通信电子设备之间生成会话密钥的方法，该两个通信电子设备在两个设备之一中不需要任何预先记录的信息，并且能够对所述设备之一进行认证。 该方法使用对称算法和非对称算法之间的密切协作。

公开(公告)号：WO2005022820A1

公开(公告)日：2005-03-10

申请号：PCT/EP2004/051411

申请日：2004-07-08

Applicant: GEMPLUS ,  VILLEGAS, Karine ,  JOYE, Marc ,  CHEVALLIER-MAMES, Benoit

Inventor： VILLEGAS, Karine ,  JOYE, Marc ,  CHEVALLIER-MAMES, Benoit

IPC: H04L9/30

CPC classification number: G06F7/723 ,  G06F2207/7242 ,  G06F2207/7257 ,  G06F2207/7271 ,  H04L9/003 ,  H04L9/004 ,  H04L9/302 ,  H04L2209/26

Abstract: La présente invention se rapporte à un procédé pour la mise en oeuvre sécurisée d'un algorithme de cryptographie de type RSA dans un composant électronique. Le procédé de l'invention permet de retrouver la valeur d'un exposant public e parmi un ensemble de valeurs probables prédéterminées, lorsque l’on ne connaît pas cette valeur de e a priori et, une fois la valeur de l'exposant public e déterminée, permet la mise en oeuvre d'opérations de contre-mesure utilisant la valeur de e, visant à parer d'une part, les attaques dites attaques par faute et, d'autre part, les attaques dites à canaux cachés, notamment de type DPA et SPA, susceptibles d'être conduites lors de la mise en oeuvre d'une opération privée de l'algorithme de cryptographie.

Abstract translation: 本发明涉及一种用于在电子组件中安全地应用RSA类型的密码算法的方法。 该方法允许从给定的一组可能值获得公共指数e的值，而不具有所述值的先验知识，并且已经确定了所述公共指数e的值，允许使用e的值应用对策 ，以阻止可能在密码算法的私有操作的应用上执行的错误攻击和侧信道攻击，特别是DPA和SPA类型的攻击。

公开(公告)号：WO2004046017A3

公开(公告)日：2004-07-15

申请号：PCT/FR0350119

申请日：2003-11-13

Applicant: GEMPLUS CARD INT ,  JOYE MARC ,  VILLEGAS KARINE

Inventor： JOYE MARC ,  VILLEGAS KARINE

IPC: G06F7/52 ,  G06F7/535 ,  G06F7/72 ,  H04L9/06 ,  H04L9/30

CPC classification number: G06F7/535 ,  G06F7/72 ,  G06F2207/7261 ,  H04L9/003 ,  H04L9/302

Abstract: The invention relates to a cryptographic method involving an integer division of type q = a div b and r = a mod b, wherein a is a number of m bits, b is a number of n bits, with n being less than or equal to m, and bn-1 being non-null and the most significant bit of b. In addition, each iteration of a loop subscripted by i, which varies between 1 and m-n+1, involves a partial division of a word A of n bits of number a by number b in order to obtain one bit of quotient q. According to the invention, the same operations are performed with each iteration, regardless of the value of the quotient bit obtained. In different embodiments of the invention, one of the following is also performed with each iteration: the addition and subtraction of number b to/from word A; the addition of number b or a complementary number åb of b to word A; or a complement operation at 2 of an updated datum (b or åb) or a dummy datum (c or åc) followed by the addition of the datum updated with word A.

Abstract translation: 本发明涉及一种包含类型为q = a div b和r = a mod b的整数除法的密码方法，其中a是m比特数，b是n比特数，n小于或等于 m和bn-1是非空的，b的最高有效位。 另外，在i和m-n + 1之间变化的由i下标的循环的每次迭代都涉及到数字a的n位的字A的部分划分，以获得一个位q。 根据本发明，与每个迭代执行相同的操作，而不管获得的商位的值如何。 在本发明的不同实施例中，每次迭代还执行以下之一：对于字A的数字b的加和减; 在字A中添加数字b或b的补充数字; 或在更新的数据（b或åb）或虚拟数据（c或åc）的2 n的补码操作，然后添加用单词A更新的数据。

公开(公告)号：WO2013004487A3

公开(公告)日：2013-01-10

申请号：PCT/EP2012/061688

申请日：2012-06-19

Applicant: GEMALTO SA ,  VILLEGAS, Karine ,  PAHAUT, Olivier

Inventor： VILLEGAS, Karine ,  PAHAUT, Olivier

IPC: G06F21/00 ,  G06F9/50 ,  G06F9/38 ,  G06F21/02 ,  G06F21/24

Abstract: The invention is a method for executing processing in a secure device containing a microprocessor. The processing includes a task of a first type. The first type corresponds to the operations executable by the microprocessor or by a component specifically designed for the first type. The secure device also includes a computational hardware unit specifically designed for executing operations of a second type. Said second type is different from the first one. The method includes the steps of: -selection of a resource associated with the task, with the resource including the computational hardware unit, -assignment of the selected resource to the task, and -execution of the task using the computational hardware unit by executing at least one of the operations of the second type, thus diverting the computational hardware unit (U1) with respect to the use which it was originally designed for.

公开(公告)号：WO2012052228A1

公开(公告)日：2012-04-26

申请号：PCT/EP2011/065679

申请日：2011-09-09

Applicant: GEMALTO SA ,  VILLEGAS, Karine ,  GAUTERON, Laurent

Inventor： VILLEGAS, Karine ,  GAUTERON, Laurent

IPC: G06F21/00

CPC classification number: G06F21/52 ,  G06F21/755

Abstract: L'invention propose un procédé de sécurisation de l'exécution d'un code informatique par redondance de tout ou partie des fonctions exécutées. Le point de départ de la redondance ainsi que le sens de la redondance étant définis de manière dynamique.

Abstract translation: 本发明涉及一种用于通过所执行的功能的一部分或全部的冗余来确保计算机代码的执行的方法。 动态确定冗余的起点和冗余的方向。

公开(公告)号：WO2003028286A1

公开(公告)日：2003-04-03

申请号：PCT/FR2002/003021

申请日：2002-09-05

Applicant: GEMPLUS ,  FEYT, Nathalie ,  JOYE, Marc ,  PAILLIER, Pascal ,  QUES-ROCHAT, Florence ,  VILLEGAS, Karine

Inventor： FEYT, Nathalie ,  JOYE, Marc ,  PAILLIER, Pascal ,  QUES-ROCHAT, Florence ,  VILLEGAS, Karine

IPC: H04L9/30

CPC classification number: G06F7/723 ,  G06F2207/7271 ,  H04L9/004 ,  H04L9/302 ,  H04L2209/26

Abstract: L'invention concerne un procédé de mise en oeuvre, dans un composant électronique, d'un algorithme de cryptographie utilisant des moyens de calcul, caractérisé en ce qu'il consiste à réaliser les étapes suivantes: a) choisir une valeur e parmi un nombre déterminé de valeurs e i , e i étant des nombres entiers, b) tester si e i vérifie une relation prédéterminée: si c'est le cas, alors e=ei, et mémoriser e en vue de son utilisation dans des calculs dudit algorithme de cryptographie.

Abstract translation: 本发明涉及一种使用计算装置在电子部件中实现加密算法的方法。 本发明的特征在于它包括以下步骤：a）选择特定值eI，ei为整数的值e，b）检查是否验证预定关系：如果是，则e = ei 并存储用于计算所述密码算法的e。

公开(公告)号：WO2003025739A1

公开(公告)日：2003-03-27

申请号：PCT/FR2002/002963

申请日：2002-08-29

Applicant: GEMPLUS ,  JOYE, Marc ,  VILLEGAS, Karine

Inventor： JOYE, Marc ,  VILLEGAS, Karine

IPC: G06F7/556

CPC classification number: G06F7/556 ,  G06F2207/5561

Abstract: Le procédé consiste à mémoriser plusieurs algorithmes de calcul d exponentiation dans le composant électronique préalablement au premier calcul de yd, et a réaliser les étapes suivantes à chaque calcul de la valeur yd: a) on decompose le nombre d en n blocs Di de ri bits, n et ri étant des entiers aléatoires, et on considère parmi les algorithmes de calcul d'exponentiation mémorisés, une chaîne de n algorithmes Ai, b) on effectue au moyen d'un algorithme A0 et à partir des r0 premiers bits de d et de y, le calcul D0; SO:=y et on mémorise le résultat S0, c) on effectue au moyen d'un algorithme Aj et a partir des rj bits suivants de d, d une fonction de S0 et/ou ... et/ou de Sj-1, et de y, D0 ... Dj; Sj:=y et on mémorise le résultat Sj, le résultat de yd correspondant à la valeur Sn-1 obtenue.

Abstract translation: 本发明涉及一种方法，其包括在第一次计算y 之前在电子部件中存储几个求幂运算算法，并且在每次计算值y 时执行以下步骤：a）分解 数字d转换成n个块的ri位，n和ri是随机整数，并且在存储的乘幂运算算法中考虑一系列n个算法Ai，b）使用算法A0和来自r的第一个比特和 的y，计算（I）并存储结果S <0>; c）使用算法Aj，并且从以下的dj的rj位，S0和/或Sj-1的函数和y的函数，计算（II）并存储结果Sj，将与获得的值相对应的结果yd SN-1。

公开(公告)号：WO2013004487A2

公开(公告)日：2013-01-10

申请号：PCT/EP2012061688

申请日：2012-06-19

Applicant: GEMALTO SA ,  VILLEGAS KARINE ,  PAHAUT OLIVIER

Inventor： VILLEGAS KARINE ,  PAHAUT OLIVIER

IPC: G06F21/00 ,  G06F9/38 ,  G06F9/50

CPC classification number: G06F21/72 ,  G06F9/3879 ,  G06F9/5044 ,  G06F21/602 ,  G06F21/75 ,  G06F21/755 ,  G09C1/00 ,  H04L9/002 ,  H04L2209/12

Abstract: The invention is a method for executing processing in a secure device containing a microprocessor. The processing includes a task of a first type. The first type corresponds to the operations executable by the microprocessor or by a component specifically designed for the first type. The secure device also includes a computational hardware unit specifically designed for executing operations of a second type. Said second type is different from the first one. The method includes the steps of: -selection of a resource associated with the task, with the resource including the computational hardware unit, -assignment of the selected resource to the task, and -execution of the task using the computational hardware unit by executing at least one of the operations of the second type, thus diverting the computational hardware unit (U1) with respect to the use which it was originally designed for.

Abstract translation: 本发明是一种在包含微处理器的安全装置中执行处理的方法。 该处理包括第一类型的任务。 第一类型对应于可由微处理器执行的操作或由专门为第一类设计的部件。 安全装置还包括专门用于执行第二类型的操作的计算硬件单元。 所述第二类型与第一类不同。 该方法包括以下步骤：选择与任务相关联的资源，资源包括计算硬件单元，所选资源对任务的分配，以及使用计算硬件单元执行任务，执行在 第二类型的操作中的至少一个，从而相对于其最初设计的用途转移计算硬件单元（U1）。