公开(公告)号：WO2008111188A1

公开(公告)日：2008-09-18

申请号：PCT/JP2007/055053

申请日：2007-03-14

Applicant: 富士通マイクロエレクトロニクス株式会社 ,  王 文生

Inventor： 王 文生

IPC: H01L21/8246 ,  H01L27/105

CPC classification number: H01L27/11507 ,  H01L28/55 ,  H01L28/65

Abstract: 　半導体基板上に形成された強誘電体キャパシタを有する半導体装置において、強誘電体キャパシタは、下部電極、強誘電体膜及び上部電極から構成され、その上部電極は、第１の導電性貴金属酸化物からなる第１導電膜と、前記第１導電膜の上に形成される金属窒化化合物からなる第２導電膜とを少なくとも含み、さらに、第１導電膜と第２導電膜の間に第２の導電性貴金属物からなる第３導電膜と貴金属からなる第４導電膜を挟んで構成される。

Abstract translation: 一种半导体器件，包括半导体衬底并且叠加在其上的铁电电容器，其中所述铁电电容器由下电极，铁电体膜和上电极组成，并且其中所述上电极至少包括第一导电的第一导电膜 贵金属氧化物，并且叠加有金属氮化物化合物的第二导电膜，并且其中在所述第一导电膜和所述第二导电膜之间插入有第二导电贵金属氧化物的第三导电膜和高贵的第四导电膜 金属。

公开(公告)号：WO2008105204A1

公开(公告)日：2008-09-04

申请号：PCT/JP2008/051090

申请日：2008-01-25

Applicant: 富士通株式会社 ,  王 文生

Inventor： 王 文生

IPC: H01L21/8246 ,  H01L27/105

CPC classification number: H01L21/02104 ,  H01L27/11507 ,  H01L28/55 ,  H01L28/65

Abstract: 強誘電体キャパシタを構成するキャパシタ上部電極の結晶性を改善すること。キャパシタ上部電極は、組成パラメータｘ１を使って化学式ＡＯ ｘ1 （Ａ：金属元素）で表され実際の組成が組成パラメータｘ２を使って化学式ＡＯ ｘ2 で表される第１酸化物よりなる第１の層５７と、第１の層５７上に形成され、組成パラメータｙ１を使って化学式ＢＯ ｙ1 で表され実際の組成が組成パラメータｙ２を使って化学式ＢＯ ｙ２ （Ｂ：金属元素）で表される第２酸化物であって、石垣状或いは柱状に接合される結晶からなり、第１の層５７より酸化の割合が高く構成され、組成パラメータｘ１、ｘ２、ｙ１およびｙ２の間には、関係（ｙ２／ｙ１）＞（ｘ２／ｘ１）が成立する第２の層５８と、第２の層５８上に形成され且つ貴金属膜又は貴金属を含む合金或いはそれらの酸化物よりなる第３の層５９とを有する。

Abstract translation: 本发明提供一种能够实现构成铁电体电容器的电容器上电极的结晶性提高的半导体装置。 电容器上电极包括第一层（57），设置在第一层（57）上的第二层（58）和设置在第二层（58）上的第三层。 第一层由化学式AO X1表示的第一氧化物形成，其中x1表示组成参数，A表示金属元素，具有由化学式AO x2表示的实际组成， / SUB>，其中x2表示组成参数，A表示金属元素。 第二氧化物由化学式BOY1Y表示的第二氧化物形成，其中y1表示组成参数，B表示金属元素，并具有由化学式BO Y 2表示的实际组成 其中y2表示组成参数，B表示金属元素。 第二层（58）包括以石壁形式或柱状形式彼此连接的晶体。 在第二层（58）中，氧化度高于第一层（57）。 建立由（y2 / y1）>（x2 / x1）表示的关系。 第三层（59）由贵金属膜或含贵金属的合金或其氧化物形成。

公开(公告)号：WO2007026429A1

公开(公告)日：2007-03-08

申请号：PCT/JP2005/015942

申请日：2005-08-31

Applicant: 富士通株式会社 ,  王 文生

Inventor： 王 文生

IPC: H01L21/8246 ,  H01L27/105

CPC classification number: H01L27/11502 ,  H01L27/11507

Abstract: 【課題】キャパシタの誘電体膜を構成する強誘電体又は高誘電体の結晶性が良好であり、キャパシタのスイッチング電荷量が高く、低電圧動作が可能で信頼性が高い半導体装置及びその製造方法を提供すること。 【解決手段】半導体基板１１０にトランジスタＴ１、Ｔ２を形成した後、ストッパ層１２０及び層間絶縁膜１２１を形成する。そして、層間絶縁膜１２１にコンタクトホールを形成し、層間絶縁膜１２１上に銅膜を形成してコンタクトホール内に銅を埋め込む。その後、低圧ＣＭＰ研磨又はＥＣＭＰ研磨により層間絶縁膜１２１上の銅膜を除去して表面を平坦化し、プラグ１２４ａ，１２４ｂを形成する。次いで、バリアメタル１２５、下部電極１２６ａ、強誘電体膜１２７及び上部電極１２８ａを形成する。このようにして、強誘電体キャパシタ１３０を有する半導体装置（ＦｅＲＡＭ）が形成される。                                                                                 

Abstract translation: 本发明提供一种具有电容器的高可靠性的半导体器件，该电容器包括具有良好结晶性的铁电或高k电介质膜，并具有大量的开关电荷并能够在低电压下工作; 以及半导体器件的制造方法。 解决问题的手段在半导体衬底（110）上形成晶体管（T1，T2）之后，形成阻挡层（120）和层间绝缘膜（121）。 然后，在层间绝缘膜（121）中形成接触孔，在层间绝缘膜（121）上形成铜膜，以使铜与铜接触。 之后，通过低压CMP工艺或ECMP工艺去除层间绝缘膜（121）上的铜膜，使表面平坦化并形成插塞（124a，124b）。 随后，形成阻挡金属（125），下电极（126a），铁电体膜（127）和上电极（128a）。 由此形成具有铁电电容器（130）的半导体装置（FeRAM）。

公开(公告)号：WO2006134663A1

公开(公告)日：2006-12-21

申请号：PCT/JP2005/011142

申请日：2005-06-17

Applicant: 富士通株式会社 ,  王 文生

Inventor： 王 文生

IPC: H01L27/105

CPC classification number: H01L27/11502 ,  G11C11/221 ,  H01L27/11507 ,  H01L28/55 ,  H01L28/65 ,  H01L28/75

Abstract: 　半導体基板（１０）の上方に、強誘電体キャパシタを形成した後に、強誘電体キャパシタを覆う層間絶縁膜（４８、５０、５２）を形成する。次に、層間絶縁膜（４８、５０、５２）に、上部電極（４０）まで到達するコンタクトホール（５４）を形成する。次いで、層間絶縁膜（４８、５０、５２）上に、コンタクトホール（５４）を介して上部電極（４０）に電気的に接続される配線（５８）を形成する。上部電極（４０）を形成するに当たり、導電性酸化物膜（４０ａ、４０ｂ）を形成した後に、導電性酸化物膜（４０ａ、４０ｂ）上にＰｔよりも触媒作用が小さい貴金属からなり、厚さが１５０ｎｍ以下であるキャップ膜（４０ｃ）を形成する。

Abstract translation: 在半导体衬底（10）的上方形成铁电电容器，然后形成层间绝缘膜（48,50,52）以覆盖铁电电容器。 然后，在层间绝缘膜（48,50,52）上形成到达上电极（40）的接触孔（54）。 电连接到上电极（40）的布线（58）通过接触孔（54）形成在层间绝缘膜（48,50,52）上。 在形成上电极（40）时，形成导电氧化物膜（40a，40b），然后形成由贵金属组成的覆盖膜（40c），该贵金属具有比Pt更少的催化作用，并且具有 150nm以下，形成在导电性氧化膜（40a，40b）上。

公开(公告)号：WO2004093193A1

公开(公告)日：2004-10-28

申请号：PCT/JP2003/004748

申请日：2003-04-15

Applicant: 富士通株式会社 ,  王 文生 ,  安藤 崇志 ,  彦坂 幸信

Inventor： 王 文生 ,  安藤 崇志 ,  彦坂 幸信

IPC: H01L27/105

CPC classification number: H01L28/65 ,  H01L21/32136 ,  H01L27/11502 ,  H01L27/11507 ,  H01L28/55 ,  H01L28/75

Abstract: キャパシタ誘電体膜の原料膜としてＰＬＺＴ膜（３０）を形成した後、ＰＬＺＴ膜（３０）上に上部電極膜３１を形成する。上部電極膜（３１）は互いに組成の異なる２層のＩｒＯｘ膜から構成する。続いて、半導体基板（１１）の背面の洗浄を行う。そして、上部電極膜（３１）上にＩｒ密着膜（３２）を形成する。このとき基板温度を４００℃以上とする。次に、ハードマスクとしてＴｉＮ膜及びＴＥＯＳ膜を順次形成する。このような方法では、Ｉｒ密着膜（３２）を形成するに当たって半導体基板（１１）の温度を４００℃以上に保持している間に、背面の洗浄後に上部電極膜（３１）上に残留していた炭素がチャンバ内に放出される。このため、その後に形成されるＴｉＮ膜とＩｒ密着膜（３２）との間の密着性が高くなり、ＴｉＮ膜の剥がれが生じにくくなる。

Abstract translation: 形成PLZT膜（30）作为电容电介质膜的材料膜，在PLZT膜（30）上形成上电极膜（31）。 上电极膜（31）由具有不同组成的两层IrOx膜构成。 然后，清洗半导体基板（11）的背面，在上部电极膜（31）上形成有Ir粘合膜（32）。 当时基板温度设定在400℃以上。 此后，依次形成TiN膜和TEOS膜作为硬掩模。 在这种方法中，在清洁背面后残留在上电极膜（31）上的碳被排出到室中，同时半导体衬底（11）的温度保持在400℃或更高以形成Ir粘附 电影（32）。 因此，随后形成的TiN膜与Ir粘附膜（32）之间的粘附性增强，从而防止TiN膜被剥离。

公开(公告)号：WO2008152719A1

公开(公告)日：2008-12-18

申请号：PCT/JP2007/061978

申请日：2007-06-14

Applicant: 富士通マイクロエレクトロニクス株式会社 ,  王 文生

Inventor： 王 文生

IPC: H01L21/8246 ,  H01L27/105

CPC classification number: H01L28/75 ,  H01L27/1057 ,  H01L27/11507 ,  H01L28/56

Abstract: 　配向性の良好な強誘電体膜を備える強誘電体キャパシタを形成する。 　所定の結晶面を優先配向させた第１の金属膜上に、アモルファスまたは微結晶の金属酸化膜を形成し（ステップＳ１，Ｓ２）、その後、ＭＯＣＶＤ法による強誘電体膜の形成を行う（ステップＳ３）。この強誘電体膜の形成時には、第１の金属膜上の金属酸化膜が還元されて第２の金属膜となり、その第２の金属膜上に強誘電体膜が形成される。アモルファスまたは微結晶の金属酸化膜は、強誘電体膜の形成時に均一に還元されやすく、その還元によって配向性の良好な第２の金属膜が得られ、第２の金属膜上には、配向性の良好な強誘電体膜が形成されるようになる。強誘電体膜の形成後は、その上に上部電極を形成する（ステップＳ４）。

Abstract translation: 制造出具有优异取向性的铁电体的铁电电容器。 在经过给定晶面的优先取向的第一金属膜上形成非晶或微晶金属氧化物膜（步骤S1和S2）。 然后，根据MOCVD法形成铁电体膜（步骤S3）。 在形成强电介质膜的阶段，将第一金属膜上的金属氧化物膜还原为第二金属膜，在第二金属膜上形成强电介质膜。 在形成铁电体膜的阶段，可以容易地使非晶或微晶金属氧化物膜均匀地还原，通过还原，可以得到取向性优异的第二金属膜。 因此，在第二金属膜上形成了取向性优异的铁电体膜。 在形成铁电体膜之后，形成优异的电极（步骤S4）。

公开(公告)号：WO2008105100A1

公开(公告)日：2008-09-04

申请号：PCT/JP2007/053836

申请日：2007-02-28

Applicant: 富士通株式会社 ,  王 文生

Inventor： 王 文生

IPC: H01L21/8246 ,  H01L27/105

CPC classification number: H01L21/02104 ,  H01L27/11507 ,  H01L28/55 ,  H01L28/65

Abstract: キャパシタ上部電極Ｑ ２ は、組成パラメータｘ１を使って化学式ＡＯ ｘ1 （Ａ：金属元素）で表され実際の組成が組成パラメータｘ２を使って化学式ＡＯ ｘ2 で表される第１酸化物よりなる第１の層５７と、第１の層５７上に形成され、組成パラメータｙ１を使って化学式ＢＯ ｙ1 で表され実際の組成が組成パラメータｙ２を使って化学式ＢＯ ｙ２ （Ｂ：金属元素）で表される第２酸化物であって、石垣状或いは柱状に接合される結晶からなり、第１の層５７より酸化の割合が高く構成され、組成パラメータｘ１、ｘ２、ｙ１およびｙ２の間には、関係ｙ２／ｙ１＞ｘ１／ｘ１が成立する第２の層５８と、第２の層５８上形成され、貴金属膜或いは貴金属を含む合金よりなる第３の層５９とを有する。

Abstract translation: 电容器（Q 2/2）的优良电极包括由化学式AO X1（A：金属元素）的第一氧化物组成的第一层（57），其中x1是组成 参数，其中实际组成由化学式AO X 2 X表示，其中x 2是组成参数; 叠加在第一层（57）上，第二层（58）由化学式BO Y1（B：金属元素）的第二氧化物组成，其中y1是组成参数，其中实际组成 由化学式BOY2Y2表示，其中y2是组成参数，第二氧化物由结合到石壁或柱状结构中的晶体组成，第二层（58）的氧化比高于 第一层（57），组成参数x1，x2，y1和y2满足关系y2 / y1> x2 / x1; 并且叠加在由贵金属膜或含有贵金属的合金组成的第二层（58），第三层（59）上。

公开(公告)号：WO2007063602A1

公开(公告)日：2007-06-07

申请号：PCT/JP2005/022204

申请日：2005-12-02

Applicant: 富士通株式会社 ,  永井 孝一 ,  王 文生

Inventor： 永井 孝一 ,  王 文生

IPC: H01L21/8246 ,  H01L27/105

CPC classification number: H01L27/11502 ,  H01L27/11507

Abstract: 【課題】絶縁膜のホール内に形成される導電性プラグがコンタクト不良となるのを防止できる半導体装置とその製造方法を提供すること。 【解決手段】シリコン基板１０の上に形成された下地絶縁膜２５と、下地絶縁膜２５の上に形成されたキャパシタQと、キャパシタQを覆う層間絶縁膜３５と、層間絶縁膜３５の上に形成された一層目金属配線４５と、層間絶縁膜３５と一層目金属配線４５とを覆い、一層目金属配線４５の上方で第１の膜厚を有する単層の第１絶縁膜４８と、第１絶縁膜４８の上に形成された第１キャパシタ保護絶縁膜５０と、第１キャパシタ保護絶縁膜５０の上に形成され、一層目金属配線４５の上方で第１の膜厚よりも厚い第２の膜厚を有する第１カバー絶縁膜５１と、一層目金属配線４５の上の絶縁膜４８、５０、５１に形成された第３ホール５４ａと、第３ホール５４ａ内に形成された第５導電性プラグ５７とを有する半導体装置による。                                                                                 

Abstract translation: 本发明提供一种半导体器件，其中形成在绝缘膜的孔中的导电插塞不会引起接触不良及其制造方法。 解决问题的手段半导体器件包括形成在硅衬底（10）上的下面的绝缘膜（25），形成在下面的绝缘膜（25）上的电容器（Q），覆盖该绝缘膜的层间绝缘膜 电容器（Q），形成在层间绝缘膜（35）上的第一层金属布线（45），覆盖层间绝缘膜（35）的单层第一绝缘膜（48）和第一层金属布线 45），并且在第一层金属布线（45）上方具有第一膜厚，形成在第一绝缘膜（48）上的第一电容器保护绝缘膜（50），形成在第一绝缘膜 第一电容器保护绝缘膜（50），具有比第一层金属布线（45）上方的第一膜厚度厚的第二膜厚;第三孔（54a），形成在绝缘膜（48,50,51 ）和形成在第三孔中的第五导电插塞（57） （54A）。

公开(公告)号：WO2006103779A1

公开(公告)日：2006-10-05

申请号：PCT/JP2005/006183

申请日：2005-03-30

Applicant: 富士通株式会社 ,  王 文生

Inventor： 王 文生

IPC: H01L27/105

CPC classification number: H01L27/11507 ,  H01L27/11502 ,  H01L28/55 ,  H01L28/65

Abstract: 　半導体基板１０上に形成された層間絶縁膜３０と、層間絶縁膜３０上に形成され、貴金属又は貴金属酸化物からなる導体膜３６を有する下部電極３８と、下部電極３８上に形成された強誘電体膜４２と、強誘電体膜４２上に形成された上部電極４４とを有する強誘電体キャパシタ４６とを有する半導体装置において、下部電極３８は、層間絶縁膜３０に形成されたコンタクトホール３２ａ内に埋め込まれ、ソース／ドレイン領域２２ａに接続されたプラグ部３８ａを一体的に有している。

Abstract translation: 一种半导体器件，包括形成在半导体衬底（10）上的层间绝缘膜（30）和形成在所述层间绝缘膜（30）上并具有导电膜（36）的下电极（38）的铁电电容器（46） ）贵金属或贵金属氧化物，形成在下电极（38）上的强电介质膜（42）和形成在铁电体膜（42）上的上电极（44），其中下电极（38）整体 具有嵌入在层间绝缘膜（30）中形成并连接到源/漏区（22a）的接触孔（32a）中的插塞部分（38a）。

公开(公告)号：WO2008114423A1

公开(公告)日：2008-09-25

申请号：PCT/JP2007/055694

申请日：2007-03-20

Applicant: 富士通マイクロエレクトロニクス株式会社 ,  王 文生

Inventor： 王 文生

IPC: H01L21/8246 ,  H01L27/105

CPC classification number: H01L28/40 ,  H01L27/11502 ,  H01L27/11507 ,  H01L28/55 ,  H01L28/65

Abstract: 　基板と、前記基板上に形成された強誘電体キャパシタとよりなる半導体装置において、前記強誘電体キャパシタは、下部電極と、前記下部電極上に形成された強誘電体膜と、前記強誘電体膜上に形成された上部電極とよりなり、前記上部電極は、化学量論組成が組成パラメータｘ 1 を使って化学式ＡＯｘ 1 で表され実際の組成が組成パラメータｘ 2 を使って化学式ＡＯｘ 2 で表される酸化物よりなる第１の層と、前記第１の層上に形成され、化学量論組成が組成パラメータｙ 1 を使って化学式ＢＯｙ 1 で表され実際の組成が組成パラメータｙ 2 を使って化学式ＢＯｙ 2 で表される酸化物よりなる第２の層と、前記第２の層上に形成された金属層と、よりなり、前記第２の層は、前記第１の層よりも酸化の割合が高く、前記組成パラメータｘ 1 ，ｘ 2 ，ｙ 1 およびｙ 2 の間には、関係ｙ 2 ／ｙ 1 >ｘ 2 ／ｘ 1 が成立し、前記第２の層には、前記金属層との界面に、さらに酸化の割合の高い、化学量論組成の界面層が形成されている。

Abstract translation: 一种具有衬底并叠加在其上的铁电电容器的半导体器件。 铁电电容器由下电极构成，并且依次叠加在铁电体膜和上电极上。 上电极由其化学计量组成由化学式AO x 1 X表示的第一层氧化物组成，其中x 1是组成参数并且其实际组成被表示 通过其中x 2 2是组成参数的化学式AO x 2 ，并且顺序地叠加在第一层上，化学计量组成的第二层氧化物由化学式 其中y 1是其组成参数，其实际组成由其中y 2表示的化学式BO 2 <2>表示的BO 1 是组成参数和金属层。 第二层具有比第一层高的氧化比例。 组成参数x 1，x 2，y 1和y 2 2满足关系y 2 x / 2 / x 1 。 在其与金属层的界面处的第二层设置有具有增加的氧化比例的化学计量组成的界面层。