公开(公告)号：WO2014000880A1

公开(公告)日：2014-01-03

申请号：PCT/EP2013/001855

申请日：2013-06-25

Applicant: FRANTTI, Johannes ,  FUJIOKA, Yukari

Inventor： FRANTTI, Johannes ,  FUJIOKA, Yukari

IPC: H01L27/115 ,  C23C14/08 ,  C23C16/40 ,  G11C11/56 ,  H01L21/02 ,  H01L49/02 ,  G11C11/22

CPC classification number: H01L28/55 ,  C23C14/088 ,  C23C16/409 ,  G11C11/22 ,  H01L27/11507 ,  H01L28/60

Abstract: A memory device (700) for storing data includes at least one memory cell, and wherein the at least one memory cell includes at least one ferroelectric element (710) therein for storing data therein by way of one or more polarization directions of the at least ferroelectric element. The at least one ferroelectric element is fabricated comprises a ferroelectric material having a plurality of co¬ existing phases. Optionally, the at least one ferroelectric element is fabricated from Lead Zirconate Titanate material whose composition corresponds to a morphotropic phase boundary composition. More optionally, the Lead Zirconate Titanate material has a composition Pb(Zr x Ti1- x )O 3 , wherein a parameter x is in a range of 0.52 to 0.56. The at least one ferroelectric element is provided with an electrode arrangement (720) which enables the at least one ferroelectric element to store a plurality of bits of data.

Abstract translation: 用于存储数据的存储器件（700）包括至少一个存储器单元，并且其中所述至少一个存储器单元包括至少一个铁电元件（710），用于通过所述至少一个或多个极化方向 铁电元件 所制造的至少一个铁电元件包括​​具有多个共存相的铁电材料。 可选地，所述至少一个铁电元件由锆石铅酸铅材料制成，其组成对应于正电相位组成。 更优选地，锆酸铅铅材料具有组成Pb（Zr x Ti 1-x）O 3，其中参数x在0.52至0.56的范围内。 所述至少一个铁电元件设置有使所述至少一个铁电元件能够存储多个数据位的电极装置（720）。

公开(公告)号：WO2013184797A1

公开(公告)日：2013-12-12

申请号：PCT/US2013/044308

申请日：2013-06-05

Applicant: SAUDI BASIC INDUSTRIES CORPORATION ,  ALSHAREEF, Husam N.

Inventor： ALSHAREEF, Husam N. ,  UNNAT, Bhansali ,  KHAN, Mohd Adnan ,  SALEH, Moussa M. ,  ODEH, Ihab N.

IPC: H01L49/02 ,  C08G61/12 ,  C08L25/18 ,  H01B1/12 ,  H01G4/008 ,  H01G4/14 ,  H01L23/532 ,  H01L51/00 ,  G11C11/22 ,  H01L27/10

CPC classification number: H01L51/102 ,  B82Y10/00 ,  C08G61/126 ,  C08G2261/1424 ,  C08G2261/3223 ,  C08G2261/51 ,  C08G2261/794 ,  C08G2261/92 ,  C08G2261/95 ,  C08L25/18 ,  C08L65/00 ,  G11C11/221 ,  H01B1/127 ,  H01B1/128 ,  H01G4/18 ,  H01G4/206 ,  H01G7/06 ,  H01L27/101 ,  H01L28/55 ,  H01L28/60 ,  H01L51/0001 ,  H01L51/0037 ,  H01L51/0591

Abstract: A doped electroconductive organic polymer is used for forming the electrode of a ferroelectric device or an interconnect. An exemplary ferroelectric device is a ferrelectric capacitor comprising: a substrate (101); a first electrode (106) disposed on the substrate; a ferroelectric layer (112) disposed on and in contact with the first electrode; and a second electrode (116) disposed on and in contact with the ferroelectric layer, wherein at least one of the first electrode and the second electrode is an organic electrode comprising a doped electroconductive organic polymer, for example DMSO-doped PEDOT-PSS.

Abstract translation: 掺杂的导电有机聚合物用于形成铁电体器件或互连件的电极。 示例性的铁电体装置是一种电介质电容器，包括：基板（101）; 设置在所述基板上的第一电极（106） 设置在第一电极上并与第一电极接触的铁电层（112）; 以及设置在铁电层上并与铁电层接触的第二电极（116），其中第一电极和第二电极中的至少一个是包括掺杂的导电有机聚合物（例如DMSO掺杂的PEDOT-PSS）的有机电极。

公开(公告)号：WO2013073347A1

公开(公告)日：2013-05-23

申请号：PCT/JP2012/077326

申请日：2012-10-23

Applicant: 独立行政法人科学技術振興機構

Inventor： 下田　達也 ,  宮迫　毅明 ,  ▲徳▼光　永輔 ,  ブイ　グウエン　クオツ　チン

IPC: H01L21/8246 ,  C01G29/00 ,  C01G35/00 ,  H01L21/28 ,  H01L21/283 ,  H01L21/316 ,  H01L21/336 ,  H01L21/368 ,  H01L21/822 ,  H01L27/04 ,  H01L27/105 ,  H01L29/423 ,  H01L29/49 ,  H01L29/786 ,  H01L29/788 ,  H01L29/792 ,  H01L41/09 ,  H01L41/18 ,  H01L41/22 ,  H01L41/39

CPC classification number: H01L29/516 ,  C01G25/00 ,  C01G25/006 ,  C01G29/006 ,  C01G35/00 ,  C01P2002/85 ,  C01P2004/04 ,  H01L21/02192 ,  H01L21/02197 ,  H01L21/022 ,  H01L21/02282 ,  H01L21/28291 ,  H01L28/55 ,  H01L28/56 ,  H01L28/75 ,  H01L29/24 ,  H01L29/42384 ,  H01L29/4908 ,  H01L29/78391 ,  H01L29/7869 ,  H01L41/0478 ,  H01L41/0805

Abstract: 　本発明の強誘電体ゲート薄膜トランジスター２０は、チャネル層２８と、チャネル層２８の導通状態を制御するゲート電極層２２と、チャネル層２８とゲート電極層２２との間に配置された強誘電体層からなるゲート絶縁層２５とを備える強誘電体ゲート薄膜トランジスターであって、ゲート絶縁層（強誘電体層）２５は、ＰＺＴ層２３と、ＢＬＴ層２４（Ｐｂ拡散防止層）とが積層された構造を有し、チャネル層２８（酸化物導電体層）２８は、ゲート絶縁層（強誘電体層）２５におけるＢＬＴ層（Ｐｂ拡散防止層）２４側の面に配置されている。　本発明の強誘電体ゲート薄膜トランジスター２０によれば、強誘電体ゲート薄膜トランジスターの伝達特性が劣化し易い（例えばメモリウインドウの幅が狭くなり易い）という問題をはじめとして、ＰＺＴ層から酸化物導電体層にＰｂ原子が拡散することに起因して生ずることがある種々の問題を解決することができる。

Abstract translation: 该铁电栅极薄膜晶体管（20）包括：沟道层（28）; 栅极电极层（22），其控制所述沟道层（28）的导通状态; 以及栅极绝缘层（25），其包括布置在所述沟道层（28）和所述栅电极层（22）之间的铁电层。 栅绝缘层（铁电体层）（25）具有层叠PZT层（23）和BLT层（24）（Pb扩散防止层）的结构。 并且沟道层（28）（氧化物导体层）（28）布置在栅极绝缘层（铁电层）（25））的BLT层（Pb扩散防止层）（24）侧的表面上。 该铁电栅极薄膜晶体管（20）能够解决各种问题，例如铁电栅极薄膜晶体管的传输特性的准备劣化的问题（例如，存储窗宽度的准备变窄）以及可能 由氧化物导体层中PZT层的Pb原子的扩散引起的。

公开(公告)号：WO2012049735A1

公开(公告)日：2012-04-19

申请号：PCT/JP2010/067892

申请日：2010-10-12

Applicant: 株式会社アルバック ,  増田 健 ,  梶沼 雅彦 ,  山田 貴一 ,  植松 正紀 ,  鄒 弘綱

Inventor： 増田　健 ,  梶沼　雅彦 ,  山田　貴一 ,  植松　正紀 ,  鄒　弘綱

IPC: H01L21/316 ,  H01L21/205 ,  H01L21/8246 ,  H01L27/105

CPC classification number: H01L21/02197 ,  C23C16/409 ,  H01L21/02271 ,  H01L28/55

Abstract: Ｐｂ、Ｚｒ及びＴｉ用のそれぞれの有機金属化合物原料として、Ｐｂ（ｔｈｄ） ２ 及びＰｂ（ｄｍｈｄ） ２ から選ばれた１種類のＰｂ用有機金属化合物原料と、Ｚｒ（ｄｍｈｄ） ４ 、Ｚｒ（ｔｈｄ） ２ （ｄｍｈｄ） ２ 、Ｚｒ（ｔｈｄ） ３ （ｄｍｈｄ）、Ｚｒ（ｉ－ＰｒＯ） ２ （ｔｈｄ） ２ 、及びＺｒ（ｉ－ＰｒＯ）（ｔｈｄ） ３ から選ばれた１種類のＺｒ用有機金属化合物原料と、Ｔｉ（ｉ－ＰｒＯ） ２ （ｄｍｈｄ） ２ のＴｉ用有機金属化合物原料とを用いる。この強誘電体薄膜を含む半導体装置を製造する。

Abstract translation: 在本发明中，选自Pb（thd）2和Pb（dmhd）2中的一种用于Pb的有机金属化合物原料，选自Zr（dmhd）4，Zr（thd）中的一种用于Zr的有机金属化合物原料 ）2（dmhd）2，Zr（thd）3（dmhd），Zr（i-PrO）2（thd）2和Zr（i-PrO）（thd）3和Ti（i-PrO）2（dmhd） 作为Ti的有机金属化合物原料的2分别用作Pb，Zr和Ti的有机金属化合物原料。 制造含有这种铁电介质薄膜的半导体器件。

公开(公告)号：WO2012039107A1

公开(公告)日：2012-03-29

申请号：PCT/JP2011/005134

申请日：2011-09-13

Applicant: 株式会社アルバック ,  増田 健 ,  梶沼 雅彦 ,  出野 琢也 ,  小田島 暢洋 ,  内田 洋平 ,  鄒 弘綱

Inventor： 増田　健 ,  梶沼　雅彦 ,  出野　琢也 ,  小田島　暢洋 ,  内田　洋平 ,  鄒　弘綱

IPC: H01L21/316 ,  C01G25/02 ,  C23C16/455 ,  H01L21/8246 ,  H01L27/105

CPC classification number: C23C16/455 ,  C01G25/00 ,  C01P2002/34 ,  C01P2004/03 ,  C01P2006/40 ,  C23C16/409 ,  C23C16/56 ,  H01L21/02197 ,  H01L21/02271 ,  H01L28/55

Abstract: 【課題】表面ラフネスの小さい誘電体薄膜を製造することができる薄膜製造方法及び薄膜製造装置を提供すること。 【解決手段】本発明に係る薄膜製造方法は、ペロブスカイト型結晶を有する誘電体薄膜の原料となる金属原料のガスと、金属原料ガスと反応する酸化ガスとを含む混合ガスを、チャンバ５１内の加熱された基板Ｓに供給し、基板Ｓへの前記金属原料ガスの供給を停止させ、金属原料ガスの供給の停止後、基板Ｓへの前記酸化ガスの供給を規制する。

Abstract translation: 本发明提供薄膜制造方法和薄膜制造装置，能够制造表面粗糙度小的电介质薄膜。 [解决方案]该薄膜制造方法包括：将混合气体供给到放置在室（51）中并被加热的基板（S），其中混合气体包括用作原料的金属原料气体 对于具有钙钛矿型晶体的电介质薄膜和可与金属原料气体反应的氧化气体; 停止向基板（S）供给金属原料气体; 并且在停止供给金属原料气体之后，限制氧化气体供给到基板（S）。

公开(公告)号：WO2011055492A1

公开(公告)日：2011-05-12

申请号：PCT/JP2010/006148

申请日：2010-10-15

Applicant: パナソニック株式会社 ,  村久木康夫 ,  岩成俊一 ,  中尾良昭

Inventor： 村久木康夫 ,  岩成俊一 ,  中尾良昭

IPC: H01L21/8246 ,  H01L21/822 ,  H01L21/8242 ,  H01L27/04 ,  H01L27/10 ,  H01L27/105 ,  H01L27/108

CPC classification number: H01L27/105 ,  H01L27/0207 ,  H01L27/11509 ,  H01L28/55

Abstract: 　小型化と高集積化の要望が高まっている半導体記憶装置において、メモリセルＡ、Ｂの容量素子の下層において、隣接する２つのメモリセルＡ、Ｂにまたがって、電源電圧を安定化させるなどの目的で搭載が必要な平滑容量が形成される。これにより、大容量の平滑容量の占有面積を縮小して高集積化を図りながら、その大容量の平滑容量を搭載することが可能である。

Abstract translation: 关于半导体存储装置，尺寸减小和高集成度的要求一直在增加。 公开了一种半导体存储装置，其中在存储单元（A，B）的电容元件的下层上的两个相邻的存储单元（A，B）上形成平滑电容器，所述平滑电容器需要安装在 电源稳压的目的等。 因此，可以通过减小大容量平滑电容器占用的面积来实现高集成度，可以安装大容量平滑电容器。

公开(公告)号：WO2011027833A1

公开(公告)日：2011-03-10

申请号：PCT/JP2010/065059

申请日：2010-09-02

Applicant: 三菱マテリアル株式会社 ,  桜井 英章 ,  渡辺 敏昭 ,  曽山 信幸

Inventor： 桜井　英章 ,  渡辺　敏昭 ,  曽山　信幸

IPC: C01G23/00 ,  C04B35/46 ,  H01G4/12 ,  H01G4/33

CPC classification number: C04B35/624 ,  C01G23/006 ,  C04B35/4686 ,  C04B35/47 ,  C04B2235/441 ,  C04B2235/6562 ,  H01G4/1227 ,  H01G4/33 ,  H01G7/06 ,  H01L21/02197 ,  H01L21/02282 ,  H01L28/55 ,  Y10T29/435 ,  Y10T428/2495

Abstract: 　この誘電体薄膜の形成方法では、Ｂａ １－ｘ Ｓｒ ｘ Ｔｉ ｙ Ｏ ３ （０．２＜ｘ＜０．６、０．９＜ｙ＜１．１）の誘電体薄膜をゾルゲル法で形成するときに、塗布から焼成までの工程は２～９回行い、初回の焼成後に形成される薄膜の厚さは２０～８０ｎｍとし、２回目以降の焼成後に形成される各薄膜の厚さは２０～２００ｎｍ未満とし、初回から２～９回までのそれぞれの焼成は大気圧雰囲気下、昇温速度１～５０℃／分で５００～８００℃の範囲内の所定の温度まで昇温させることにより行い、誘電体薄膜の総厚は１００～６００ｎｍとする。

Abstract translation: 公开了一种形成电介质薄膜的方法，其中当由Ba1-xSrxTiyO3（其中0.2

公开(公告)号：WO2009041219A1

公开(公告)日：2009-04-02

申请号：PCT/JP2008/065706

申请日：2008-09-02

Applicant: 東京エレクトロン株式会社 ,  河野 有美子 ,  有馬 進 ,  柿本 明修

Inventor： 河野 有美子 ,  有馬 進 ,  柿本 明修

IPC: H01L21/316 ,  C23C16/40 ,  H01L21/8242 ,  H01L27/108

CPC classification number: H01L21/0228 ,  C23C16/409 ,  C23C16/45531 ,  H01L21/02197 ,  H01L21/31604 ,  H01L21/31691 ,  H01L21/67115 ,  H01L21/68742 ,  H01L28/55

Abstract: 　膜中のＳｒとＴｉの比率Ｓｒ／Ｔｉが原子数比で１．２以上３以下になるようにして成膜した後、０．００１％以上８０％以下のＯ ２ を含有する雰囲気中、５００°C以上でアニールする。また、ＳｒＯ膜成膜段階同士または／およびＴｉＯ膜成膜段階同士が複数回続けて行われるようなシーケンスを含むようにしてＳｒＯ膜成膜段階およびＴｉＯ膜成膜段階を複数回行う。さらに、Ｓｒを吸着させた後、Ｓｒを酸化させる際に、酸化剤としてＯ ３ およびＨ ２ Ｏを用いる。

Abstract translation: 形成膜，使得膜中的Sr与Ti的原子比（即Sr / Ti）不小于1.2且不大于3.然后将膜在含有不少于0.001％的气氛中进行退火 超过80％的O 2在500℃以上。 重复SrO膜形成步骤和TiO膜形成步骤多次，使得连续进行多个SrO膜形成步骤或/和多个TiO膜形成步骤的顺序被包括在内。 在Sr吸附后Sr被氧化时，O3和H2O用作氧化剂。

公开(公告)号：WO2008111274A1

公开(公告)日：2008-09-18

申请号：PCT/JP2007/073922

申请日：2007-12-12

Applicant: 国立大学法人豊橋技術科学大学 ,  石田 誠 ,  澤田 和明 ,  赤井 大輔 ,  伊藤 幹記 ,  大隣 樹人 ,  菊池 賢朗 ,  郭 益平

Inventor： 石田 誠 ,  澤田 和明 ,  赤井 大輔 ,  伊藤 幹記 ,  大隣 樹人 ,  菊池 賢朗 ,  郭 益平

IPC: H01L41/22 ,  H01L21/8246 ,  H01L21/8247 ,  H01L27/105 ,  H01L29/788 ,  H01L29/792 ,  H01L41/08 ,  H01L41/187

CPC classification number: H01L21/28291 ,  H01G4/1245 ,  H01G4/33 ,  H01L21/31691 ,  H01L27/11502 ,  H01L27/11585 ,  H01L27/1159 ,  H01L27/20 ,  H01L28/55 ,  H01L28/65 ,  H01L28/75 ,  H01L29/94 ,  H01L41/08 ,  H01L41/1876 ,  H01L41/318

Abstract: シリコン基板上にバッファ層としてγ－Ａｌ ２ Ｏ ３ 単結晶膜を用いることにより、優れた特性の強誘電体素子を得ることを目的とする。 ＭＦＭＩＳ構造薄膜２の最下層のシリコン基板４上には、γ－Ａｌ ２ Ｏ ３ 単結晶膜６が形成されている。γ－Ａｌ ２ Ｏ ３ 単結晶膜６の直上には、酸化物導電体であるＬａＮｉＯ ３ 膜８が下部電極として形成されている。ＬａＮｉＯ ３ 膜８の直上には、強誘電体材料であるＰＺＴ薄膜１０が形成されている。ＰＺＴ薄膜１０の上面には、上部電極であるＰｔ層１２が形成されている。

Abstract translation: 通过使用α-Al 2 O 3 3单晶膜作为硅衬底上的缓冲层，获得高性能的铁电体器件。 作为MFMIS结构薄膜（2）的最下层，将α-Al 2 O 3单晶（6）的膜叠加在硅基板（4）上。 作为氧化物导体的LaNiO 3（8）的膜直接作为下电极叠加在α-Al 2 O 3单层膜上 晶体（6）。 作为铁电体的PZT薄膜（10）直接叠加在LaNiO 3（8）的膜上。 作为上位电极的Pt层（12）重叠在PZT薄膜（10）的顶部。

公开(公告)号：WO2008111188A1

公开(公告)日：2008-09-18

申请号：PCT/JP2007/055053

申请日：2007-03-14

Applicant: 富士通マイクロエレクトロニクス株式会社 ,  王 文生

Inventor： 王 文生

IPC: H01L21/8246 ,  H01L27/105

CPC classification number: H01L27/11507 ,  H01L28/55 ,  H01L28/65

Abstract: 　半導体基板上に形成された強誘電体キャパシタを有する半導体装置において、強誘電体キャパシタは、下部電極、強誘電体膜及び上部電極から構成され、その上部電極は、第１の導電性貴金属酸化物からなる第１導電膜と、前記第１導電膜の上に形成される金属窒化化合物からなる第２導電膜とを少なくとも含み、さらに、第１導電膜と第２導電膜の間に第２の導電性貴金属物からなる第３導電膜と貴金属からなる第４導電膜を挟んで構成される。

Abstract translation: 一种半导体器件，包括半导体衬底并且叠加在其上的铁电电容器，其中所述铁电电容器由下电极，铁电体膜和上电极组成，并且其中所述上电极至少包括第一导电的第一导电膜 贵金属氧化物，并且叠加有金属氮化物化合物的第二导电膜，并且其中在所述第一导电膜和所述第二导电膜之间插入有第二导电贵金属氧化物的第三导电膜和高贵的第四导电膜 金属。