随机数的生成方法及随机数生成器

    公开(公告)号:WO2021109834A1

    公开(公告)日:2021-06-10

    申请号:PCT/CN2020/128565

    申请日:2020-11-13

    Applicant: 清华大学

    Abstract: 一种随机数的生成方法及随机数生成器。该随机数的生成方法包括:对至少一个模拟阻变存储器执行n个写操作,n个写操作中的每个写操作包括施加至少一个写操作脉冲以改变被操作的模拟阻变存储器的电导值;由n个写操作对应的n个写操作脉冲数量生成随机数,n为正整数。该随机数的生成方法基于模拟阻变存储器的模拟特性来生成随机数,所生成的随机数不需要进行后端修正,同时兼具高速性和高可靠性。

    基于忆阻器的神经网络的训练方法及其训练装置

    公开(公告)号:WO2021082325A1

    公开(公告)日:2021-05-06

    申请号:PCT/CN2020/078203

    申请日:2020-03-06

    Applicant: 清华大学

    Abstract: 一种基于忆阻器的神经网络的训练方法及其训练装置。该神经网络包括逐一连接的多层神经元层以及在神经元层之间的权重参数,该训练方法包括:训练神经网络的权重参数,并基于训练后的权重参数对忆阻器阵列进行编程,以将训练后的权重参数写入忆阻器阵列中;以及通过调节忆阻器阵列的部分电导值以更新神经网络的至少一层权重参数。该训练方法弥补了忆阻器神经网络的片上训练和片外训练实现方案的不足,从神经网络系统实现角度出发,解决了由于良率问题、非一致性问题、电导漂移以及随机的波动性等器件非理想特性造成的神经网络系统的功能退化,极大地简化了神经网络系统的复杂度,降低了神经网络系统的实现成本。

    纳米线晶体管及其制作方法
    3.
    发明申请

    公开(公告)号:WO2019223115A1

    公开(公告)日:2019-11-28

    申请号:PCT/CN2018/098554

    申请日:2018-08-03

    Applicant: 清华大学

    Abstract: 一种纳米线晶体管及其制作方法,该纳米线晶体管(10)包括:半导体线(1)、半导体层(2)、源极(3)和漏极(4)。半导体线(1)包括第一半导体材料并且包括源区(102)、漏区(103)和沟道区(101),沿半导体线(1)的轴向方向,沟道区(101)位于源区(102)和漏区(103)之间;半导体层(2)包括第二半导体材料并且包覆半导体线(1)的沟道区(101);源极(3)位于半导体线(1)的源区(102)内并与半导体线(1)的源区(102)直接接触,漏极(4)位于半导体线(1)的漏区(103)内并与半导体线(1)的漏区(103)直接接触。

    神经网络及其信息处理方法、信息处理系统

    公开(公告)号:WO2019144453A1

    公开(公告)日:2019-08-01

    申请号:PCT/CN2018/077087

    申请日:2018-02-24

    Applicant: 清华大学

    Abstract: 一种神经网络及其信息处理方法、信息处理系统。该神经网络(10)包括逐一连接的N层神经元层,除第一层神经元层(11)外,其余各层神经元层的各个神经元(14)包括m个树突单元(141)和一个海马单元(142);其中,所述树突单元(141)包括阻值渐变器件,所述海马单元(142)包括阻值突变器件,且所述m个树突单元(141)可分别设置有不同的阈值电压或电流;以及第n层神经元层的神经元(14)分别与第n+1层神经元层的神经元(14)的所述m个树突单元(141)相连接;其中,N为大于等于3的整数,m为大于1的整数,n为大于等于1且小于N的整数。该神经网络可以通过树突单元过滤掉大部分非关键信息,从而减少了神经网络的信息处理量,降低了神经网络运算的功耗,提高了神经网络对关键信息的处理效率。

    数据处理装置以及数据处理方法
    5.
    发明申请

    公开(公告)号:WO2023045160A1

    公开(公告)日:2023-03-30

    申请号:PCT/CN2021/142045

    申请日:2021-12-28

    Applicant: 清华大学

    Abstract: 一种数据处理装置以及数据处理方法,该数据处理装置包括:双向数据处理模块,包括至少一个存储计算一体化的计算阵列,被配置为执行推理计算任务和训练计算任务;控制模块,被配置为将双向数据处理模块的工作模式切换为推理工作模式,以及将双向数据处理模块的工作模式切换为训练工作模式;参数管理模块,被配置为设置双向数据处理模块的权重参数;输入输出模块,被配置为响应于控制模块的控制,根据计算任务的输入数据生成计算输入信号,并将计算输入信号提供给双向数据处理模块,从双向数据处理模块接收计算输出信号并根据计算输出信号生成输出数据。该数据处理装置可以满足多种神经网络算法的推理与训练的要求。

    计算装置及其鲁棒性处理方法
    6.
    发明申请

    公开(公告)号:WO2023000587A1

    公开(公告)日:2023-01-26

    申请号:PCT/CN2021/137445

    申请日:2021-12-13

    Applicant: 清华大学

    Abstract: 一种计算装置及其鲁棒性处理方法。该计算装置的鲁棒性处理方法包括:基于目标算法模型的模型参数,得到模型参数与第一计算忆阻器阵列的映射关系;基于决定关键权重器件的影响因子,确定由影响因子得到多个忆阻器器件的权重关键度的方式;获得算法模型的输入集,根据前述方式,确定多个忆阻器器件中每个的关键度值;根据多个忆阻器器件中每个的关键度值,在多个忆阻器器件中确定关键权重器件;基于关键权重器件,对第一处理单元进行优化处理。该方法通过对关键的部分忆阻器器件进行针对性的鲁棒性提升,实现低成本、高鲁棒的计算装置。

    导电浆料、制备方法及导电薄膜制备方法

    公开(公告)号:WO2021218958A1

    公开(公告)日:2021-11-04

    申请号:PCT/CN2021/090228

    申请日:2021-04-27

    Abstract: 一种导电浆料、制备方法及导电薄膜制备方法,涉及电子器件领域。导电浆料包括:热塑性聚氨酯、导电颗粒及有机溶剂,热塑性聚氨酯及导电颗粒按比例混合在有机溶剂中,热塑性聚氨酯以颗粒状态分散在导电颗粒之间。以热塑性聚氨酯弹性体作为粘结剂,将导电颗粒混合于包含热塑性聚氨酯弹性体的有机溶剂中,导电颗粒保证了制备的导电薄膜的导电能力,热塑性聚氨酯具有较强的黏附性,可应用于大部分基材的表面,形成粘附性好、不开裂的导电薄膜。另外,由于热塑性聚氨酯及导电颗粒均匀分散在有机溶剂中,有效防止了导电颗粒在导电浆料中发生团聚导致浆料失效,使所得到的导电浆料可在室温下长期保存。

    电路结构及其驱动方法、神经网络

    公开(公告)号:WO2018205533A1

    公开(公告)日:2018-11-15

    申请号:PCT/CN2017/110871

    申请日:2017-11-14

    Applicant: 清华大学

    Abstract: 一种电路结构及其驱动方法、神经网络。该电路结构(100)包括:至少一个电路单元(101),每个电路单元(101)包括第一组阻变器件(1)和第二组阻变器件(2),第一组阻变器件(1)包括阻值渐变器件(10),第二组阻变器件(2)包括阻值突变器件(20),第一组阻变器件(1)和第二组阻变器件(2)串联连接,在未加电压的情况下,第一组阻变器件(1)的阻值大于第二组阻变器件(2)的阻值。该电路结构利用阻值渐变器件和阻值突变器件串联连接形成类神经元结构,以实现模拟人脑神经元的功能。

    存算一体芯片及数据处理方法
    9.
    发明申请

    公开(公告)号:WO2023045114A1

    公开(公告)日:2023-03-30

    申请号:PCT/CN2021/137844

    申请日:2021-12-14

    Applicant: 清华大学

    Abstract: 一种存算一体芯片及应用于该存算一体芯片的数据处理方法。该存算一体芯片包括:多个处理单元(101)以及主控单元(102)。每个处理单元(101)包括计算单元(103)以及控制单元(104)。计算单元(103)配置为存储参数矩阵、接收输入数据并采用参数矩阵对输入数据进行计算得到输出数据;控制单元(104)配置为与计算单元(103)相通信,且配置为将参数矩阵写入计算单元(103)得到配置后的计算单元(103),并且控制配置后的计算单元(103)对输入数据进行计算。主控单元(102)配置为与多个处理单元(101)通信,且根据整体参数集合将分别用于多个处理单元(101)的参数矩阵提供至多个处理单元各自的控制单元(104)。该存算一体芯片利用高效的分布式架构,在保证通用性和灵活性的同时,实现高算力和高能效。

    存算一体装置及其校准方法
    10.
    发明申请

    公开(公告)号:WO2023000586A1

    公开(公告)日:2023-01-26

    申请号:PCT/CN2021/137444

    申请日:2021-12-13

    Applicant: 清华大学

    Abstract: 一种存算一体装置及其校准方法。存算一体装置包括第一处理单元(500),第一处理单元包括(500):第一计算忆阻器阵列(510),被配置为接收第一计算输入数据,并对第一计算输入数据进行计算以得到第一输出数据;以及第一校准忆阻器阵列(520),被配置为接收第一校准输入数据,并根据第一校准输入数据对第一输出数据进行校准,以得到第一校准输出数据;第一处理单元(500)被配置为输出第一校准输出数据。校准方法包括:通过片外训练确定第一计算忆阻器阵列(510)对应的第一计算权重矩阵,将第一计算权重矩阵写入第一计算忆阻器阵列(510);基于写入了第一计算权重矩阵的第一计算忆阻器阵列(510)和第一计算权重矩阵,对第一校准忆阻器阵列(520)进行片上训练,以调整第一校准忆阻器阵列(520)的权重值。

Patent Agency Ranking