-
公开(公告)号：WO2021109834A1
公开(公告)日：2021-06-10
申请号：PCT/CN2020/128565
申请日：2020-11-13
Applicant: 清华大学
Abstract: 一种随机数的生成方法及随机数生成器。该随机数的生成方法包括：对至少一个模拟阻变存储器执行n个写操作，n个写操作中的每个写操作包括施加至少一个写操作脉冲以改变被操作的模拟阻变存储器的电导值；由n个写操作对应的n个写操作脉冲数量生成随机数，n为正整数。该随机数的生成方法基于模拟阻变存储器的模拟特性来生成随机数，所生成的随机数不需要进行后端修正，同时兼具高速性和高可靠性。
-
公开(公告)号：WO2021082325A1
公开(公告)日：2021-05-06
申请号：PCT/CN2020/078203
申请日：2020-03-06
Applicant: 清华大学
IPC: G06N3/04
Abstract: 一种基于忆阻器的神经网络的训练方法及其训练装置。该神经网络包括逐一连接的多层神经元层以及在神经元层之间的权重参数，该训练方法包括：训练神经网络的权重参数，并基于训练后的权重参数对忆阻器阵列进行编程，以将训练后的权重参数写入忆阻器阵列中；以及通过调节忆阻器阵列的部分电导值以更新神经网络的至少一层权重参数。该训练方法弥补了忆阻器神经网络的片上训练和片外训练实现方案的不足，从神经网络系统实现角度出发，解决了由于良率问题、非一致性问题、电导漂移以及随机的波动性等器件非理想特性造成的神经网络系统的功能退化，极大地简化了神经网络系统的复杂度，降低了神经网络系统的实现成本。
-
公开(公告)号：WO2022222498A1
公开(公告)日：2022-10-27
申请号：PCT/CN2021/137845
申请日：2021-12-14
Applicant: 清华大学
Abstract: 一种基于忆阻器阵列(901)的数据处理方法、电子装置(900)。该基于忆阻器阵列(901)的数据处理方法包括：获取多个第一模拟信号；设置忆阻器阵列(901)，将对应于卷积处理的卷积参数矩阵的数据写入忆阻器阵列(901)；将多个第一模拟信号分别输入设置后的忆阻器阵列(901)的多个列信号输入端，控制忆阻器阵列(901)操作以对多个模拟信号进行卷积处理，在忆阻器阵列(901)的多个行信号输出端分别得到执行卷积处理后的多个第二模拟信号。该基于忆阻器阵列(901)的数据处理方法通过将卷积参数矩阵多次映射于忆阻器阵列(901)中不同的多个忆阻器子阵列，实现一次计算即可得到卷积处理操作的所有结果，大大减少了移位所需的时间，降低了功耗，提高了计算速度。
-
公开(公告)号：WO2021185212A1
公开(公告)日：2021-09-23
申请号：PCT/CN2021/080860
申请日：2021-03-15
Applicant: 清华大学 , 腾讯科技（深圳）有限公司
Abstract: 本申请实施例提供了一种薄膜压阻材料的制备方法、薄膜压阻材料、机器人及设备，涉及电子材料研究技术领域。所述方法包括：确定制备薄膜压阻材料所使用的导电颗粒和交联聚合物的质量比，质量比的取值范围为3:97～20:80，将导电颗粒和交联聚合物按照质量比分散在溶剂中，得到第一分散液，在25～200摄氏度的温度范围内，采用滴液法将第一分散液固化为薄膜压阻材料。本申请实施例提供的技术方案，提供了一种采用滴液法制备薄膜级的压阻材料的方法，有效控制了压阻材料的厚度，从而制备出厚度较小的薄膜压阻材料。
-
公开(公告)号：WO2021114859A1
公开(公告)日：2021-06-17
申请号：PCT/CN2020/121244
申请日：2020-10-15
Applicant: 清华大学
IPC: G06N3/00
Abstract: 本申请公开了一种利用忆阻器本征噪声实现贝叶斯神经网络的方法及装置，其中，该方法包括：获取贝叶斯网络，根据选定的数据集对所述贝叶斯网络进行训练得到所述贝叶斯网络的权重分布；对所述贝叶斯网络的权重分布进行处理，根据处理后的权重分布及多个忆阻器的电导进行计算，得到目标电导值，将所述目标电导值映射到所述忆阻器中。该方法利用忆阻器交叉阵列实现贝叶斯神经网络，功耗低，计算速度快，计算能效高。
-
Patent Agency Ranking
公开(公告)号：WO2017124873A1
公开(公告)日：2017-07-27
申请号：PCT/CN2016/111401
申请日：2016-12-22
Applicant: 清华大学
IPC: G11C13/00
CPC classification number: G11C13/00
Abstract: 一种阻变存储器的操作方法及阻变存储器装置。该方法包括如下步骤：对阻变存储器阵列中的存储单元施加初始重置电压；进行读校验操作，以获取所述存储单元的阻值；判断所述存储单元的所述阻值是否达到预设的目标阻值；如果所述存储单元的阻值大于等于所述目标阻值，则结束所述方法；如果所述存储单元的阻值小于所述目标阻值，则向所述存储单元施加置位电压，以将所述存储单元置位到在低阻态的目标阻值，然后对所述存储单元再次施加幅值升高的重置电压，并重复所述读校验操作及之后的步骤，直到所述存储单元达到所述目标阻值。可有效缓解阻变存储器的高阻态快速弛豫现象。
-
公开(公告)号：WO2021155851A1
公开(公告)日：2021-08-12
申请号：PCT/CN2021/075635
申请日：2021-02-05
IPC: G06N3/04
Abstract: 一种神经网络电路（300），包括：第一采样保持电路（305），根据第一神经网络计算阵列输出的第一输出电流生成第一模拟电压；参考电压生成电路（306），根据第一控制信号生成参考电压，第一控制信号根据第一计算精度确定；第一比较电路（307），分别连接第一采样保持电路（305）以及参考电压生成电路（306），根据第一模拟电压以及参考电压输出第一电平信号；第一输出电路（308），根据第二控制信号对第一电平信号进行采样并输出满足第一计算精度的第一计算结果，第二控制信号用于控制对第一电平信号进行采样的频率。第一输出电路（308）的采样频率以及第一电平信号的持续时间可以被调整以满足神经网络的精度需求，从而避免了精度较低不能满足计算精度或者精度较高导致功耗浪费等问题。
-
公开(公告)号：WO2020233673A1
公开(公告)日：2020-11-26
申请号：PCT/CN2020/091582
申请日：2020-05-21
IPC: G11C13/00
Abstract: 一种存储设备与写数据方法。该存储设备可应用于神经网络中。该存储设备包括忆阻器单元、限流电路和写电路。所述忆阻器单元为一晶体管一阻变式存储器1T1R结构。所述限流电路用于限制通过所述忆阻器单元的电流为目标电流，其中，所述目标电流根据所述忆阻器单元的目标电导以及所述晶体管的栅极电压来确定，所述目标电导用于指示待写入所述忆阻器单元的目标数据。所述写电路用于在所述限流电路的配合下向所述忆阻器单元加载写电压以向所述忆阻器单元中写入所述目标数据。
-
公开(公告)号：WO2019223115A1
公开(公告)日：2019-11-28
申请号：PCT/CN2018/098554
申请日：2018-08-03
Applicant: 清华大学
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 一种纳米线晶体管及其制作方法，该纳米线晶体管(10)包括：半导体线(1)、半导体层(2)、源极(3)和漏极(4)。半导体线(1)包括第一半导体材料并且包括源区(102)、漏区(103)和沟道区(101)，沿半导体线(1)的轴向方向，沟道区(101)位于源区(102)和漏区(103)之间；半导体层(2)包括第二半导体材料并且包覆半导体线(1)的沟道区(101)；源极(3)位于半导体线(1)的源区(102)内并与半导体线(1)的源区(102)直接接触，漏极(4)位于半导体线(1)的漏区(103)内并与半导体线(1)的漏区(103)直接接触。
-
公开(公告)号：WO2019144453A1
公开(公告)日：2019-08-01
申请号：PCT/CN2018/077087
申请日：2018-02-24
Applicant: 清华大学
Abstract: 一种神经网络及其信息处理方法、信息处理系统。该神经网络(10)包括逐一连接的N层神经元层，除第一层神经元层(11)外，其余各层神经元层的各个神经元(14)包括m个树突单元(141)和一个海马单元(142)；其中，所述树突单元(141)包括阻值渐变器件，所述海马单元(142)包括阻值突变器件，且所述m个树突单元(141)可分别设置有不同的阈值电压或电流；以及第n层神经元层的神经元(14)分别与第n+1层神经元层的神经元(14)的所述m个树突单元(141)相连接；其中，N为大于等于3的整数，m为大于1的整数，n为大于等于1且小于N的整数。该神经网络可以通过树突单元过滤掉大部分非关键信息，从而减少了神经网络的信息处理量，降低了神经网络运算的功耗，提高了神经网络对关键信息的处理效率。
-
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.012 seconds)
