公开(公告)号：WO2013100709A1

公开(公告)日：2013-07-04

申请号：PCT/KR2012/011767

申请日：2012-12-28

Applicant: 주식회사 네패스

Inventor： 박윤묵 ,  전병율

IPC: H01L23/28 ,  H01L23/48 ,  H01L23/12

CPC classification number: H01L24/14 ,  H01L21/4853 ,  H01L21/56 ,  H01L21/568 ,  H01L23/3107 ,  H01L23/3128 ,  H01L23/49816 ,  H01L23/5383 ,  H01L23/5384 ,  H01L23/5389 ,  H01L24/11 ,  H01L24/19 ,  H01L24/91 ,  H01L25/03 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/16225 ,  H01L2224/16235 ,  H01L2224/73203 ,  H01L2224/81801 ,  H01L2225/06517 ,  H01L2225/06527 ,  H01L2225/06548 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/013 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/1434 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/00

Abstract: 본 발명은, 반도체 칩들에 밀봉 부재에 의하여 반도체 칩이 매립되고, 상기 매립된 반도체 칩의 하측에 외측 연결 부재가 위치하도록 팬 아웃 구조를 가지는 반도체 패키지를 제공한다. 본 발명의 일실시예에 따른 반도체 패키지는, 매립 재배선 패턴층; 상기 매립 재배선 패턴층의 상측에 위치한 상측 반도체 칩; 상기 상측 반도체 칩을 밀봉하는 상측 밀봉 부재; 상기 매립 재배선 패턴층의 하측에 위치한 하측 반도체 칩; 및 상기 하측 반도체 칩이 노출되지 않도록 밀봉하는 하측 밀봉 부재;를 포함한다.

Abstract translation: 本发明提供了一种具有扇出结构的半导体封装，其中通过密封构件将半导体芯片嵌入半导体芯片中，并且将外部连接构件放置在嵌入式半导体芯片的下方。 根据本发明的一个实施例的半导体封装包括：嵌入再分布图案层; 布置在所述嵌入再分配图案层上的上半导体芯片; 用于密封上半导体芯片的上密封构件; 布置在嵌入再分配图案层下方的下半导体芯片; 以及用于密封下半导体芯片的下密封构件，使得下半导体芯片不被暴露。