摘要:
A device comprises a surface mount component on a substrate, in which the surface mount component is attached by a set of discrete mechanical coupling parts and by a bonding layer. This enables the mechanical coupling properties and the electrical/thermal properties to be optimized separately.
摘要:
Es wird eine Anordnung (10) vorgeschlagen. Die Anordnung (10) umfasst ein Trägersubstrat (12) und ein Leistungsbauelement (14). Das Trägersubstrat (12) weist mindestens eine Leiterbahn (16) auf. Das Leistungsbauelement (14) weist Anschlusskontakte (20) auf und ist mit der Leiterbahn (16) elektrisch kontaktiert. Um die Anschlusskontakte (20) ist eine Metallisierung (24) ausgebildet. Die Metallisierung (24) kann die Anschlusskontakte (20) ringförmig umgeben. Die Metallisierung (24) kann an die Anschlusskontakte (20) angrenzen oder sich entlang von Außenrändern (28) einer dem Trägersubstrat (12) zugewandten Unterseite (22) des Leistungsbauelements (14) erstrecken. Das Leistungsbauelement (14) kann mit dem Trägersubstrat (12) mittels einer Lötung (26), einer Lötfolie oder eines elektrisch leitfähigen Klebers kontaktiert sein, wobei die Lötung (26), die Lötfolie oder der elektrisch leitfähige Kleber an die Anschlusskontakte (20) angrenzt oder sich entlang von Außenrändern (28) einer dem Trägersubstrat (12) zugewandten Unterseite (22) des Leistungsbauelements (14) erstreckt. Die Anordnung (10) kann in Verbindung mit einem Drucksensor zur Erfassung eines Drucks eines fluiden Mediums, wie beispielsweise des Drucks einer Ansaugluft einer Brennkraftmaschine, verwendet werden. Die Anordnung (10) kann aus diesem Grund beispielsweise Bestandteil eines Drucksensormoduls sein.
摘要:
Method for packaging a semiconductor die assemblies. In one embodiment, a method is directed to packaging a semiconductor die assembly having a first die and a plurality of second dies arranged in a stack over the first die, wherein the first die has a peripheral region extending laterally outward from the stack of second dies. The method can comprise coupling a thermal transfer structure to the peripheral region of the first die and flowing an underfill material between the second dies. The underfill material is flowed after coupling the thermal transfer structure to the peripheral region of the first die such that the thermal transfer structure limits lateral flow of the underfill material.
摘要:
In accordance with certain embodiments, heat-dissipating elements are integrated with semiconductor dies and substrates in order to facilitate heat dissipation therefrom during operation.
摘要:
A multi-chip integrated circuit (IC) package is provided which is configured to protect against failure due to warpage. The IC package may comprise a substrate (514), a level-one IC die (502) and a plurality of level-two IC dies (512a, 512b). The level-one IC die having a surface that is electrically coupled (520) to the substrate. The plurality of level-two IC dies is stacked above the level-one IC die. The plurality of level-two IC dies may each have an active surface that is electrically coupled (516,518) to the substrate. The plurality of level-two IC dies may be arranged side by side such that the active surfaces of the plurality of level-two IC dies are positioned substantially in a same plane. Relative to a single die configuration, the level-two IC dies are separated thereby inhibiting cracking, peeling and/or other potential failures due to warpage of the IC package.
摘要:
Ein optoelektronisches Bauelement (10, 20) umfasst einen optoelektronischen Halbleiterchip (100) mit einer ersten Oberfläche (121), an der ein erster (130) und ein zweiter elektrischer Kontakt (135) angeordnet sind. Die erste Oberfläche (121) grenzt an einen Formkörper (170) an. Ein erster (160) und ein zweiter Stift (165) sind in den Formkörper (170) eingebettet und elektrisch leitend mit dem ersten (130) und dem zweiten Kontakt (135) verbunden. Eine Schutzdiode (140) ist in den Formkörper eingebettet und elektrisch leitend mit dem ersten (130) und dem zweiten Kontakt (135) verbunden.
摘要:
One or more integrated circuit chips (102) are flip-chip bonded to a first surface of a substrate (104). A contact array (120) is fabricated on a second surface of the substrate. Corner structures (108, 1 10) attached to the integrated circuit chip cover at least two corners of the IC chip.