公开(公告)号：WO2015188172A3

公开(公告)日：2016-01-28

申请号：PCT/US2015034596

申请日：2015-06-06

申请人： ROHINNI LLC ,  HUSKA ANDREW ,  PETERSON CODY ,  CHRISTIE KASEY ,  ADAMS CLINT ,  OZIAS ORIN

发明人： HUSKA ANDREW ,  PETERSON CODY ,  CHRISTIE KASEY ,  ADAMS CLINT ,  OZIAS ORIN

IPC分类号： H01L21/50 ,  H01L25/03

CPC分类号： H01L21/50 ,  H01L21/561 ,  H01L21/6835 ,  H01L21/6836 ,  H01L23/3121 ,  H01L24/24 ,  H01L25/03 ,  H01L2221/68327 ,  H01L2221/68354

摘要： Described herein are techniques related to the efficient and effective manufacture electronic products (e.g., mobile devices, computers, etc.) that incorporate circuitry with semiconductor devices. As described herein, a new manufacturing approach incorporates unpackaged semiconductor devices (i.e., dies) into the circuitry of electronic products during manufacturing. This is done using a direct carrier-to-circuit die transfer approach. In addition, the dies and/or their related circuitry are packaged in-place (i.e., "in-situ packaging"). This Abstract is submitted with the understanding that it will not be used to interpret or limit the scope or meaning of the claims.

摘要翻译： 这里描述的是涉及具有半导体器件的电路的有效和有效的制造电子产品（例如，移动设备，计算机等）的技术。 如本文所述，新的制造方法在制造期间将未封装的半导体器件（即，裸片）合并到电子产品的电路中。 这是使用直接的载波到电路模转移方法完成的。 此外，将模具和/或其相关电路封装就地（即，“原位包装”）。 提交本摘要的理解是，它不会用于解释或限制权利要求的范围或含义。

公开(公告)号：WO2016007176A1

公开(公告)日：2016-01-14

申请号：PCT/US2014/046417

申请日：2014-07-11

申请人： INTEL CORPORATION ,  GANESAN, Sanka ,  ZIADEH, Bassam ,  NIMKAR, Nitesh

发明人： GANESAN, Sanka ,  ZIADEH, Bassam ,  NIMKAR, Nitesh

IPC分类号： H01L25/07 ,  H01L23/48 ,  H01L23/28

CPC分类号： H01L25/0657 ,  H01L23/293 ,  H01L24/02 ,  H01L24/03 ,  H01L24/08 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/27 ,  H01L24/29 ,  H01L24/32 ,  H01L24/33 ,  H01L24/73 ,  H01L24/80 ,  H01L24/81 ,  H01L24/83 ,  H01L24/92 ,  H01L25/03 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/02372 ,  H01L2224/0381 ,  H01L2224/08225 ,  H01L2224/131 ,  H01L2224/16145 ,  H01L2224/16227 ,  H01L2224/1703 ,  H01L2224/17181 ,  H01L2224/27 ,  H01L2224/28105 ,  H01L2224/29006 ,  H01L2224/2919 ,  H01L2224/32058 ,  H01L2224/32105 ,  H01L2224/32145 ,  H01L2224/3301 ,  H01L2224/33106 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/80903 ,  H01L2224/81191 ,  H01L2224/81203 ,  H01L2224/83102 ,  H01L2224/83191 ,  H01L2224/83203 ,  H01L2224/83855 ,  H01L2224/92 ,  H01L2224/9211 ,  H01L2224/92125 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/0652 ,  H01L2225/06541 ,  H01L2225/06548 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/00012 ,  H01L2924/15311 ,  H01L2924/18161 ,  H01L2924/3512 ,  H01L2924/0665 ,  H01L2924/014 ,  H01L2924/00014 ,  H01L2224/81 ,  H01L2224/83 ,  H01L2924/00

摘要： Embodiments of the present disclosure describe scalable package architecture of an integrated circuit (IC) assembly and associated techniques and configurations. In one embodiment, an integrated circuit (IC) assembly includes a package substrate having a first side and a second side disposed opposite to the first side, a first die having an active side coupled with the first side of the package substrate and an inactive side disposed opposite to the active side, the first die having one or more through-silicon vias (TSVs) configured to route electrical signals between the first die and a second die, and a mold compound disposed on the first side of the package substrate, wherein the mold compound is in direct contact with a sidewall of the first die between the active side and the inactive side and wherein a distance between the first side and a terminating edge of the mold compound that is farthest from the first side is equal to or less than a distance between the inactive side of the first die and the first side. Other embodiments may be described and/or claimed.

摘要翻译： 本公开的实施例描述了集成电路（IC）组件的可扩展封装体系结构以及相关联的技术和配置。 在一个实施例中，集成电路（IC）组件包括具有第一侧和与第一侧相对设置的第二侧的封装衬底，第一管芯具有与封装衬底的第一侧耦合的有源侧和不活动侧 所述第一管芯具有配置成在所述第一管芯和第二管芯之间布置电信号的一个或多个穿硅通孔（TSV）以及设置在所述封装基板的第一侧上的模具化合物，其中， 模具化合物在活性侧和非活性侧之间与第一模具的侧壁直接接触，并且其中距离第一侧最远的模具化合物的第一侧和终止边缘之间的距离等于或小于 而不是第一模具的不活动侧和第一侧之间的距离。 可以描述和/或要求保护其他实施例。

公开(公告)号：WO2014150564A1

公开(公告)日：2014-09-25

申请号：PCT/US2014/023626

申请日：2014-03-11

申请人： QUALCOMM INCORPORATED

发明人： KIM, Chin-Kwan ,  BCHIR, Omar James ,  SHAH, Milind Pravin ,  HSU, Marcus Bernard ,  RAE, David Fraser

IPC分类号： H01L25/10 ,  H01L23/13 ,  H01L21/56 ,  H01L25/03

CPC分类号： H01L25/0657 ,  H01L21/563 ,  H01L23/3135 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/49833 ,  H01L23/5389 ,  H01L24/16 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L24/82 ,  H01L25/03 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2225/1088 ,  H01L2924/00014 ,  H01L2924/12042 ,  H01L2924/15151 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/181 ,  H01L2924/18161 ,  H01L2924/18165 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： To achieve a package-on-package having an advantageously reduced height, a first package substrate (200,700) has a window sized (215,715) to receive a second package die (305,715). The first package substrate (200,700) interconnects to the second package substrate (110) through a plurality of package-to-package interconnects (400) such that the first and second substrates are separated by a gap. The second package die has a thickness greater than the gap such that the second package die is at least partially disposed within the first package substrate's window.

摘要翻译： 为了实现具有有利地减小的高度的封装封装，第一封装衬底（200,700）具有尺寸为（215,715）的窗口以接收第二封装管芯（305,715）。 第一封装衬底（200,700）通过多个封装到封装互连（400）与第二封装衬底（110）互连，使得第一和第二衬底被间隙隔开。 第二封装管芯具有大于间隙的厚度，使得第二封装管芯至少部分地设置在第一封装衬底的窗口内。

公开(公告)号：WO2013128348A3

公开(公告)日：2014-01-23

申请号：PCT/IB2013051422

申请日：2013-02-21

申请人： ST MICROELECTRONICS SRL

发明人： PAGANI ALBERTO

IPC分类号： H01L23/48

CPC分类号： H01Q1/2283 ,  H01L21/56 ,  H01L23/13 ,  H01L23/48 ,  H01L23/481 ,  H01L23/66 ,  H01L25/03 ,  H01L25/065 ,  H01L25/0652 ,  H01L25/0655 ,  H01L25/0657 ,  H01L25/105 ,  H01L2223/6616 ,  H01L2223/6677 ,  H01L2225/06524 ,  H01L2225/06531 ,  H01L2225/06562 ,  H01L2225/06582 ,  H01L2225/1011 ,  H01L2225/1047 ,  H01L2924/0002 ,  H01L2924/00

摘要： A base (2) carries a first chip (3) and a second chip (4) oriented differently with respect to the base and packaged in a package (6). Each chip integrates an antenna and a magnetic via (13). A magnetic coupling path connects the chips, forming a magnetic circuit that enables transfer of signals and power between the chips (3, 4) even if the magnetic path is interrupted, and is formed by a first stretch (5c) coupled between the first magnetic-coupling element (13) of the first chip and the first magnetic-coupling element (12) of the second chip, and a second stretch (5f) coupled between the second magnetic-coupling element (12) of the first chip and the second magnetic-coupling element (13) of the second chip. The first stretch has a parallel portion (5c1, 5c3) extending parallel to the faces (2a, 2b) of the base. The first and second stretches have respective transverse portions (5i1, 5i2) extending on the main surfaces of the second chip, transverse to the parallel portion.

摘要翻译： 基座（2）承载相对于基座不同定向并封装在封装（6）中的第一芯片（3）和第二芯片（4）。 每个芯片集成天线和磁通（13）。 磁耦合路径连接芯片，形成磁路，即使磁路被中断也能够在芯片（3,4）之间传递信号和电力，并且通过耦合在第一磁性体之间的第一拉伸（5c）形成 第一芯片的耦合元件（13）和第二芯片的第一磁耦合元件（12）以及耦合在第一芯片的第二磁耦合元件（12）和第二芯片之间的第二拉伸（5f） 第二芯片的磁耦合元件（13）。 第一拉伸具有平行于基部的表面（2a，2b）延伸的平行部分（5c1,5c3）。 第一和第二延伸部具有横向于平行部分的在第二芯片的主表面上延伸的相应横向部分（5i1,5i2）。

公开(公告)号：WO2013100709A1

公开(公告)日：2013-07-04

申请号：PCT/KR2012/011767

申请日：2012-12-28

申请人： 주식회사 네패스

发明人： 박윤묵 ,  전병율

IPC分类号： H01L23/28 ,  H01L23/48 ,  H01L23/12

CPC分类号： H01L24/14 ,  H01L21/4853 ,  H01L21/56 ,  H01L21/568 ,  H01L23/3107 ,  H01L23/3128 ,  H01L23/49816 ,  H01L23/5383 ,  H01L23/5384 ,  H01L23/5389 ,  H01L24/11 ,  H01L24/19 ,  H01L24/91 ,  H01L25/03 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/16225 ,  H01L2224/16235 ,  H01L2224/73203 ,  H01L2224/81801 ,  H01L2225/06517 ,  H01L2225/06527 ,  H01L2225/06548 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/013 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/1434 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/00

摘要： 본 발명은, 반도체 칩들에 밀봉 부재에 의하여 반도체 칩이 매립되고, 상기 매립된 반도체 칩의 하측에 외측 연결 부재가 위치하도록 팬 아웃 구조를 가지는 반도체 패키지를 제공한다. 본 발명의 일실시예에 따른 반도체 패키지는, 매립 재배선 패턴층; 상기 매립 재배선 패턴층의 상측에 위치한 상측 반도체 칩; 상기 상측 반도체 칩을 밀봉하는 상측 밀봉 부재; 상기 매립 재배선 패턴층의 하측에 위치한 하측 반도체 칩; 및 상기 하측 반도체 칩이 노출되지 않도록 밀봉하는 하측 밀봉 부재;를 포함한다.

摘要翻译： 本发明提供了一种具有扇出结构的半导体封装，其中通过密封构件将半导体芯片嵌入半导体芯片中，并且将外部连接构件放置在嵌入式半导体芯片的下方。 根据本发明的一个实施例的半导体封装包括：嵌入再分布图案层; 布置在所述嵌入再分配图案层上的上半导体芯片; 用于密封上半导体芯片的上密封构件; 布置在嵌入再分配图案层下方的下半导体芯片; 以及用于密封下半导体芯片的下密封构件，使得下半导体芯片不被暴露。

公开(公告)号：WO2012040682A3

公开(公告)日：2012-07-05

申请号：PCT/US2011053175

申请日：2011-09-24

申请人： INTEL CORP ,  GUZEK JOHN ,  NALLA RAVI K ,  SOTO GONZALEZ JAVIER ,  DELANEY DREW ,  POTHUKUCHI SURESH ,  MAMODIA MOHIT ,  ZARBOCK EDWARD ,  SWAN JOHANNA

发明人： GUZEK JOHN ,  NALLA RAVI K ,  SOTO GONZALEZ JAVIER ,  DELANEY DREW ,  POTHUKUCHI SURESH ,  MAMODIA MOHIT ,  ZARBOCK EDWARD ,  SWAN JOHANNA

IPC分类号： H01L23/48 ,  H01L21/60

CPC分类号： H01L23/5384 ,  H01L23/481 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/5389 ,  H01L24/24 ,  H01L24/48 ,  H01L24/73 ,  H01L24/82 ,  H01L25/03 ,  H01L25/0657 ,  H01L25/18 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/24226 ,  H01L2224/48137 ,  H01L2224/48472 ,  H01L2224/73259 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01057 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/15174 ,  H01L2924/15311 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： An apparatus includes a coreless substrate with a through-silicon via (TSV) embedded die that is integral to the coreless substrate. The apparatus includes a subsequent die that is coupled to the TSV die and that is disposed above the coreless substrate.

摘要翻译： 一种装置包括具有与无芯基板成一体的贯通硅通孔（TSV）嵌入管芯的无芯基板。 该设备包括连接到TSV管芯并且设置在无芯基板之上的后续管芯。

公开(公告)号：WO2011140552A2

公开(公告)日：2011-11-10

申请号：PCT/US2011/035753

申请日：2011-05-09

申请人： TEXAS INSTRUMENTS INCORPORATED ,  TEXAS INSTRUMENTS JAPAN LIMITED ,  WACHTLER, Kurt ,  SIMMONS-MATTHEWS, Margaret, Rose

发明人： WACHTLER, Kurt ,  SIMMONS-MATTHEWS, Margaret, Rose

IPC分类号： H01L23/48 ,  H01L23/12

CPC分类号： H01L23/49816 ,  H01L24/48 ,  H01L24/73 ,  H01L25/03 ,  H01L25/18 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/32225 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/0401 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： A semiconductor device (10) includes a first memory die (12) having a first memory type, a second memory die (14) having a second memory type different from the first memory type, and a logic die (16) such as a microprocessor. The first memory die (12) can be electrically connected to the logic die (16) using a first type of electrical connection preferred for the first memory type. The second memory die (14) can be electrically connected to the logic die using a second type of electrical connection different from the first type of electrical connection which is preferred for the second memory type. Other devices can include dies of the same type, or two or more dies of a first type and two or more dies of a second type different from the first type.

摘要翻译： 半导体器件（10）包括具有第一存储器类型的第一存储器管芯（12），具有不同于第一存储器类型的第二存储器类型的第二存储器管芯（14），以及诸如微处理器 。 可以使用对于第一存储器类型优选的第一类型的电连接来将第一存储器管芯（12）电连接到逻辑管芯（16）。 第二存储器管芯（14）可以使用不同于第二存储器类型的第一类型电连接的第二类型的电连接而与逻辑管芯电连接。 其他装置可以包括相同类型的模具，或者具有第一类型的两个或更多个模具和不同于第一类型的第二类型的两个或更多个模具。

公开(公告)号：WO2011090570A2

公开(公告)日：2011-07-28

申请号：PCT/US2010/059237

申请日：2010-12-07

申请人： INTEL CORPORATION ,  GUZEK, John, Stephen ,  GONZALEZ, Javier, Soto ,  WATTS, Nicholas, R. ,  NALLA, Ravi, K.

发明人： GUZEK, John, Stephen ,  GONZALEZ, Javier, Soto ,  WATTS, Nicholas, R. ,  NALLA, Ravi, K.

IPC分类号： H01L23/12 ,  H01L23/48

CPC分类号： H01L24/11 ,  H01L21/56 ,  H01L21/568 ,  H01L21/6835 ,  H01L21/768 ,  H01L23/315 ,  H01L23/49816 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/26 ,  H01L24/27 ,  H01L24/48 ,  H01L24/73 ,  H01L24/83 ,  H01L25/03 ,  H01L25/074 ,  H01L25/105 ,  H01L25/117 ,  H01L2221/68345 ,  H01L2224/03462 ,  H01L2224/0401 ,  H01L2224/11831 ,  H01L2224/12105 ,  H01L2224/13025 ,  H01L2224/131 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/24145 ,  H01L2224/24227 ,  H01L2224/26 ,  H01L2224/27312 ,  H01L2224/2732 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/451 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/73267 ,  H01L2224/821 ,  H01L2224/83192 ,  H01L2224/83874 ,  H01L2224/92132 ,  H01L2225/1035 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/15153 ,  H01L2924/1517 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/18162 ,  H01L2924/3511 ,  H01L2924/40252 ,  H01L2924/40407 ,  H01L2924/40501 ,  H05K1/185 ,  H05K3/4682 ,  H05K2201/10477 ,  H05K2203/0152 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45099

摘要： Embodiments of the present invention describe a semiconductor package having an embedded die. The semiconductor package comprises a coreless substrate that contains the embedded die. The semiconductor package provides die stacking or package stacking capabilities. Furthermore, embodiments of the present invention describe a method of fabricating the semiconductor package that minimizes assembly costs.

摘要翻译： 本发明的实施例描述了具有嵌入式管芯的半导体封装。 该半导体封装包括一个包含嵌入式裸片的无芯基板。 半导体封装提供管芯堆叠或封装堆叠功能。 此外，本发明的实施例描述了一种制造半导体封装的方法，其使组装成本最小化。

公开(公告)号：WO2008057896A2

公开(公告)日：2008-05-15

申请号：PCT/US2007/083251

申请日：2007-10-31

申请人： ATMEL CORPORATION ,  LAM, Ken, M.

发明人： LAM, Ken, M.

IPC分类号： B23P19/04 ,  H01L21/027 ,  H05K7/02

CPC分类号： H05K1/185 ,  H01L21/561 ,  H01L21/568 ,  H01L21/6835 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/24 ,  H01L24/48 ,  H01L24/82 ,  H01L24/96 ,  H01L24/97 ,  H01L25/03 ,  H01L25/0652 ,  H01L25/16 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/24011 ,  H01L2224/2518 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73267 ,  H01L2224/97 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01023 ,  H01L2924/01027 ,  H01L2924/01033 ,  H01L2924/01058 ,  H01L2924/01076 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/09701 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/19042 ,  H05K3/4602 ,  H05K2203/0165 ,  H05K2203/085 ,  H05K2203/1469 ,  H01L2224/81 ,  H01L2224/85 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： An electronic multi -component package (74, 75) is assembled by placing multiple electronic components (30) within multiple openings (16) of a package substrate (12), then depositing and curing adhesive filler (34) in gaps between the components and the inner peripheries of the openings. Circuit features (38, 42), including conductive interconnects, are formed by thin-film photolithography over both front and back surfaces (22F, 22B) of the package substrate. Preformed conductive vias (18) through the package substrate provide electrical connection between circuit features on opposite substrate surfaces. Additional electronic components (50, 54, 58) may be attached (52, 56, 60) to conductive lands on at least one side of the package. The circuit features also include contact pads (66) for external package connections, such as in a ball-grid-array or equivalent structure.

公开(公告)号：WO2007043639A9

公开(公告)日：2007-05-31

申请号：PCT/JP2006320437

申请日：2006-10-13

申请人： FUJIKURA LTD ,  OKAMOTO MASAHIRO ,  ITOU SHOUJI ,  NAKAO OSAMU ,  SUZUKI TAKANAO ,  OKUDE SATOSHI

发明人： OKAMOTO MASAHIRO ,  ITOU SHOUJI ,  NAKAO OSAMU ,  SUZUKI TAKANAO ,  OKUDE SATOSHI

IPC分类号： H05K3/46 ,  H01L23/12

CPC分类号： H05K1/186 ,  H01L23/49816 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/24 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L25/03 ,  H01L25/0652 ,  H01L25/0657 ,  H01L25/105 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/16225 ,  H01L2224/20 ,  H01L2224/24227 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/45015 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2224/73267 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2225/1035 ,  H01L2225/1058 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01018 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01041 ,  H01L2924/01042 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/07811 ,  H01L2924/10253 ,  H01L2924/12041 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/15153 ,  H01L2924/1517 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/30105 ,  H01L2924/30107 ,  H01L2924/3511 ,  H05K3/0058 ,  H05K3/4069 ,  H05K3/4614 ,  H05K3/4617 ,  H05K2201/10674 ,  H05K2203/063 ,  Y10T29/49126 ,  Y10T29/49128 ,  Y10T29/4913 ,  Y10T29/49155 ,  Y10T29/49165 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2924/00015

摘要： A printed wiring board is provided with a base material, which has at least one wiring and is composed of an adhesive insulating base material and a conductive layer formed on one plane of the insulating base material; a penetrating electrode which is connected to the conductive layer, penetrates the insulating base material and is composed of a conductive paste; and an IC chip having a rewiring section. An IC chip is embedded in an interlayer adhesive material of the base material having the wiring, by connecting the rewiring section with the penetrating electrode. A supporting substrate is arranged on a plane opposite to the rewiring section of the IC chip through the adhesive layer, and the rewiring section and the base material having the wiring constitute a rewiring layer. Therefore, the multilayer printed wiring board having fine components mounted thereon is provided by simple process without increasing the cost and deteriorating the yield.

摘要翻译： 印刷电路板设置有基材，该基材具有至少一个布线，并且由粘合绝缘基材和形成在绝缘基材的一个平面上的导电层构成; 连接到导电层的穿透电极穿透绝缘基材并由导电膏组成; 以及具有重新布线部分的IC芯片。 通过将再布线部与贯通电极连接，将IC芯片嵌入到具有布线的基材的层间粘合材料中。 支撑基板通过粘合剂层布置在与IC芯片的重新布线部分相对的平面上，并且具有布线的重新布线部分和基材构成重新布线层。 因此，通过简单的工艺提供具有安装在其上的精细部件的多层印刷线路板，而不会增加成本并降低成品率。