公开(公告)号：WO2017056390A1

公开(公告)日：2017-04-06

申请号：PCT/JP2016/003930

申请日：2016-08-29

Applicant: SINTOKOGIO, LTD.

Inventor： TAKITA, Nobuyuki ,  SAKAMOTO, Yoichi

IPC: G01R31/26 ,  G01R31/28

CPC classification number: G01R31/2601 ,  G01R31/2608

Abstract: A test system (1) is a test system for conducting a test including a static characteristic test of a device under test, the test system (1) comprising: a plurality of static characteristic units (21, 22, 23, 25, 71, 72, 73) used for measurement of the static characteristic test; and a replacement unit (24) configured to be able to attach and detach specific units (71, 72, 73) among the plurality of static characteristic units (21, 22, 23, 25, 71, 72, 73), the specific units (71, 72, 73) selectively used according to a measurement item.

Abstract translation: 一种测试系统（1）是用于进行包括被测设备的静态特性测试的测试的测试系统，所述测试系统（1）包括：多个静态特征单元（21,22,23,25,71， 72,73）用于测量静态特性试验; 以及更换单元（24），其被配置为能够在所述多个静态特性单元（21,22,23,25,71,72,73）中附接和分离特定单元（71,72,73），所述特定单元 （71,72,73），根据测量项目选择性地使用。

公开(公告)号：WO2017044357A1

公开(公告)日：2017-03-16

申请号：PCT/US2016/049550

申请日：2016-08-31

Applicant: SCHLUMBERGER TECHNOLOGY CORPORATION ,  SCHLUMBERGER CANADA LIMITED ,  SERVICES PETROLIERS SCHLUMBERGER ,  SCHLUMBERGER TECHNOLOGY B.V.

Inventor： YUAN, Naiwu ,  DUPOUY, Francis ,  EL-HALAWANI, Tamir ,  RANA, Vikram

IPC: G01R31/26 ,  G01R19/165 ,  G01R19/00 ,  G01R23/165 ,  E21B10/00 ,  E21B44/00

CPC classification number: G01R31/2607 ,  G01R31/2608 ,  G01R31/2621

Abstract: Aspects of the disclosure can relate to systems or devices for detecting a lifespan parameter of a power transistor of an electronic device. In an embodiment, a device can include a differential probe configured to connect to a first terminal and a second terminal of a power transistor. The device can also include a voltage detector that senses a voltage signal from the differential probe and a controller configured to determine a lifespan parameter of the power transistor based on the voltage signal. In another embodiment, the voltage detector and the controller can be included in an electronic device (e.g., a drilling tool or another downhole tool). In another embodiment, the voltage detector can be in the electronic device, where the electronic device includes an external port that provides a differential voltage signal detected by the voltage detector to an external measurement tool (e.g., oscilloscope or the like).

Abstract translation: 本公开的方面可以涉及用于检测电子设备的功率晶体管的寿命参数的系统或设备。 在一个实施例中，设备可以包括被配置为连接到功率晶体管的第一端子和第二端子的差分探头。 该装置还可以包括感测来自差分探头的电压信号的电压检测器和配置成基于电压信号确定功率晶体管的寿命参数的控制器。 在另一个实施例中，电压检测器和控制器可以包括在电子设备（例如，钻具或另一井下工具）中。 在另一个实施例中，电压检测器可以在电子设备中，其中电子设备包括外部端口，该外部端口将电压检测器检测到的差分电压信号提供给外部测量工具（例如示波器等）。

公开(公告)号：WO2014109343A1

公开(公告)日：2014-07-17

申请号：PCT/JP2014/050177

申请日：2014-01-09

Applicant: 株式会社神戸製鋼所

Inventor： 岸　智弥 ,  林　和志 ,  釘宮　敏洋

IPC: G01N22/00 ,  H01L21/336 ,  H01L29/786

CPC classification number: H01L22/12 ,  G01R31/2608 ,  G01R31/2621 ,  G01R31/2642 ,  G01R31/2656 ,  G01R31/2894 ,  G01R31/308 ,  H01L27/1225 ,  H01L29/24 ,  H01L29/66969 ,  H01L29/78603 ,  H01L29/7869

Abstract: 　酸化物半導体薄膜のストレス耐性を、非接触型で、正確且つ簡便に測定し、評価（予測・推定）する方法、及び酸化物半導体の品質管理方法を提供する。本発明に係る酸化物半導体薄膜の評価方法は、酸化物半導体薄膜が形成された試料に励起光及びマイクロ波を照射し、前記励起光の照射により変化する前記マイクロ波の前記酸化物半導体薄膜からの反射波の最大値を測定した後、前記励起光の照射を停止し、前記励起光の照射停止後の前記マイクロ波の前記酸化物半導体薄膜からの反射波の反射率の変化を測定する第１の工程と、前記反射率の変化から、励起光の照射停止後１μｓ程度に見られる遅い減衰に対応するパラメータを算出し、前記酸化物半導体薄膜のストレス耐性を評価する第２の工程と、を含む。

Abstract translation: 提供：准确且容易地以非接触方式测量和评估（预测或估计）氧化物半导体薄膜的应力阻力的方法; 以及氧化物半导体的质量控制方法。 该氧化物半导体薄膜的评价方法包括第一工序和第二工序。 第一步包括：对其上形成有氧化物半导体薄膜的样品进行激发光和微波辐射照射; 在已经观察到来自氧化物半导体薄膜的微波辐射的反射波的最大强度之后，用激发光停止照射，反射波的强度随着激发光的照射而变化; 然后测量在停止之后微波辐射被氧化物半导体薄膜反射的反射率的变化。 第二步包括：根据反射率的变化计算出停止后1μs左右的慢衰减对应的参数; 从而评价氧化物半导体薄膜的耐应力性。

公开(公告)号：WO2018095835A1

公开(公告)日：2018-05-31

申请号：PCT/EP2017/079708

申请日：2017-11-20

Applicant: ROBERT BOSCH GMBH

Inventor： NEUBERGER, Martin ,  DRAESE, Nils ,  SCHINZEL, Mirko ,  BOHNE, Christian

IPC: G01R31/26

CPC classification number: G01R31/2608 ,  G01R31/2621 ,  G01R31/2642

Abstract: Die Erfindung betrifft ein Verfahren zum Erkennen eines zumindest teilweisen Ausfalls mindestens eines Halbleiterbauelements (252), das parallel zu anderen Halbleiterbauelementen (254, 256, 258) geschaltet ist, bei dem ein Verlauf einer Versorgung, der durch ein Messsignal repräsentiert ist, eines Treibers (300), der zum Treiben der Halbleiterbauelemente (252, 254, 256, 258) vorgesehen ist, ermittelt und ausgewertet wird und aus einer Nachverarbeitung des Verlauf ermittelt wird, ob mindestens eines der parallelgeschalteten Halbleiterbauelemente (252, 254, 256, 258) ausgefallen ist.

公开(公告)号：WO2016189830A1

公开(公告)日：2016-12-01

申请号：PCT/JP2016/002422

申请日：2016-05-18

Applicant: 株式会社デンソー

Inventor： 柿本　規行

IPC: H03K17/56 ,  H02M1/08

CPC classification number: H03K17/567 ,  G01R19/0092 ,  G01R31/2608 ,  G01R31/44 ,  H02M1/08 ,  H03K5/08 ,  H03K17/08128 ,  H03K17/127 ,  H03K17/164 ,  H03K17/56 ,  H03K2217/0036

Abstract: 駆動装置は、第１スイッチング素子（２１）および第２スイッチング素子（２２）を含む、ゲート電極をそれぞれに有する複数のスイッチング素子（２０）を並列で駆動する。前記駆動装置は、前記ゲート電極に電圧を供給するドライバ（１２）と、前記ドライバに制御信号を出力して前記スイッチング素子のオンオフを制御する制御部（１１）と、を備える。前記制御部は、制御モードとして、前記第１スイッチング素子と前記第２スイッチング素子のうち、両方が共に駆動するマルチ駆動モードと、前記第１スイッチング素子のみが駆動するシングル駆動モードと、を有する。前記制御部は、前記シングル駆動モードにおいて、前記第１スイッチング素子のゲート電極に印加すべきゲート電圧を、前記マルチ駆動モードにおけるゲート電圧よりも小さいクランプ電圧に設定する。

Abstract translation: 该驱动装置并行驱动多个开关元件（20），其包括第一开关元件（21）和第二开关元件（22），并且各自具有栅电极。 驱动装置设置有向栅电极提供电压的驱动器（12），以及向驱动器输出控制信号并控制开关元件的接通/断开状态的控制单元（11）。 作为控制模式，控制单元具有驱动第一开关元件和第二开关元件的多驱动模式以及仅驱动第一开关元件的单驱动模式。 在单驱动模式中，控制单元将要施加到第一开关元件的栅电极的栅极电压设置为比多驱动模式中的栅极电压小的钳位电压。

公开(公告)号：WO2012175603A1

公开(公告)日：2012-12-27

申请号：PCT/EP2012/061949

申请日：2012-06-21

Applicant: KK-ELECTRONIC A/S ,  THØGERSEN, Paul Bach ,  RANNESTED, Bjørn

Inventor： THØGERSEN, Paul Bach ,  RANNESTED, Bjørn

IPC: G01R31/26

CPC classification number: G01R31/2642 ,  G01R31/2608

Abstract: The invention regards an method for estimating the end of lifetime for a power semiconductor device, such as an IGBT power module, comprising the steps of; establishing the temperature of the power semiconductor device, determining the voltage drop over the power semiconductor device for at least one predetermined current where the current is applied when the power semiconductor device is not in operation, wherein the end of lifetime is established dependent on the change in a plurality of determined voltage drops.

Abstract translation: 本发明涉及一种用于估计诸如IGBT功率模块的功率半导体器件的寿命结束的方法，包括以下步骤： 确定功率半导体器件的温度，确定在功率半导体器件不工作时施加电流的至少一个预定电流的功率半导体器件上的电压降，其中寿命结束取决于变化 在多个确定的电压降中。

公开(公告)号：WO2011111834A1

公开(公告)日：2011-09-15

申请号：PCT/JP2011/055819

申请日：2011-03-11

Applicant: 東京エレクトロン株式会社 ,  河野 功 ,  田岡 健 ,  篠原 榮一 ,  小笠原 郁男

Inventor： 河野　功 ,  田岡　健 ,  篠原　榮一 ,  小笠原　郁男

IPC: G01R31/26 ,  G01R1/073 ,  H01L21/66

CPC classification number: G01R31/2886 ,  G01R1/0466 ,  G01R31/2608

Abstract: 　パワーデバイスの静特性及び動特性（スイッチング特性）をウエハレベルで確実に測定することができるプローブ装置を提供する。　本発明のプローブ装置１０は、ダイオードを含むパワーデバイスが複数形成された半導体ウエハＷを載置する移動可能な載置台１２と、載置台１２の上方に配置されたプローブカード１３と、少なくとも載置台１２の上面に形成された導体膜と半導体ウエハＷの裏面に形成された導体層とが導通する状態で半導体ウエハＷにプローブ１３Ａを電気的に接触させてパワーデバイスの電気的特性をウエハレベルで測定するテスタ１５と、を備え、プローブカード１３の外周縁部に導通ピン１４を設け、パワーデバイスの電気的特性をウエハレベルで測定時に、導通ピン１４を介して載置台１２の導体膜電極（コレクタ電極）とテスタ１５とを電気的に接続する。

Abstract translation: 公开了一种可以可靠地测量晶片级的功率器件的静态特性和动态特性（开关特性）的探针装置。 探针装置（10）设置有：可移动放置台（12），其上放置有半导体晶片（W），所述半导体晶片具有形成在其上的多个功率器件，包括二极管; 设置在所述放置台（12）上方的探针卡（13）; 以及测试器（15），其在至少形成在所述放置台（12）的上表面上的导体膜和形成的导体层的状态下使探针（13A）与所述半导体晶片（W）电接触的状态 在半导体晶片（W）的背面上彼此电连接，并测量功率器件的电气特性。 在探针卡（13）的外周端部设置有导电针（14），在测量晶片级的功率器件的电特性时，导体膜电极（集电极） 放置台（12）和测试器（15）经由导电销（14）电连接。

公开(公告)号：WO2019107075A1

公开(公告)日：2019-06-06

申请号：PCT/JP2018/040923

申请日：2018-10-30

Applicant: MITSUBISHI ELECTRIC CORPORATION ,  MITSUBISHI ELECTRIC R&D CENTRE EUROPE B.V.

Inventor： DEGRENNE, Nicolas ,  BRANDELERO, Julio, Cezar

IPC: G01R31/26 ,  G01R31/27 ,  G01R31/327

CPC classification number: G01R31/26 ,  G01R31/2608 ,  G01R31/27 ,  G01R31/327

Abstract: A method to establish a degradation state of electrical connections in a power semiconductor device ( 1 ) comprising: - measuring at least two voltage drop values under two respective current values for the same temperature value. The two current values are strictly different or the measurements are made under two distinct gate levels (G) of a transistor; - saving the measured values as calibration data; - monitoring operational conditions of said power semiconductor device; - measuring at least two voltage drop values under respective same current values as preceding, and at two respective moments during which the monitored operational conditions corresponding to two respective predefined sets of criteria related to states of operation and to a common temperature; - saving the at least two values as operational data; - calculating a numerical index in a manner to estimate a degradation state of said power semiconductor device (1).

公开(公告)号：WO2016034523A1

公开(公告)日：2016-03-10

申请号：PCT/EP2015/069804

申请日：2015-08-28

Applicant: ALSTOM TECHNOLOGY LTD

Inventor： TRAINER, David Reginald ,  DANG, Si ,  MORENO MUÑOZ, Francisco Jose ,  VODDEN, John

IPC: G01R31/333 ,  H02M7/483

CPC classification number: G01R31/3336 ,  G01R31/2608 ,  G01R31/3272 ,  H02M7/7575 ,  H02M2007/4835 ,  Y02E60/60

Abstract: A synthetic test circuit (30), for performing an electrical test on a device (52) under test, comprises: a terminal (32, 34) connectable to the device (52) under test; a voltage injection circuit (40) operably connected to the terminal (32, 34), the voltage injection circuit (40) including a first voltage source (46a), the first voltage source (46a) including a chain-link converter, the chain-link converter including a plurality of modules, each module including a plurality of module switches connected with at least one energy storage device; and a controller (50) being configured to operate each module of the voltage injection circuit (40) to selectively bypass the or each corresponding energy storage device and insert the or each corresponding energy storage device into the chain-link converter so as to generate a voltage across the chain-link converter and thereby operate the voltage injection circuit (40) to inject a voltage waveform into the device under test, wherein the voltage injection circuit (40) further includes a second voltage source (46a), the second voltage source (46a) being or including a capacitive energy storage device (54), the capacitive energy storage device (54) being fixedly connected in circuit in the voltage injection circuit (40).

Abstract translation: 一种用于对被测设备（52）进行电测试的合成测试电路（30）包括：可连接到被测设备（52）的终端（32,34）; 可操作地连接到端子（32,34）的电压注入电路（40），所述电压注入电路（40）包括第一电压源（46a），所述第一电压源（46a）包括链式转换器 其包括多个模块，每个模块包括与至少一个能量存储装置连接的多个模块开关; 以及控制器（50），其被配置为操作所述电压注入电路（40）的每个模块以选择性地绕过所述或每个对应的能量存储装置，并将所述或每个相应的能量存储装置插入所述链式链接转换器，以便产生 从而操作电压注入电路（40）以将电压波形注入到被测器件中，其中电压注入电路（40）还包括第二电压源（46a），第二电压源 （46a）包括或包括电容性能量存储装置（54），所述电容性能量存储装置（54）固定地连接在所述电压注入电路（40）中的电路中。

公开(公告)号：WO2015148205A1

公开(公告)日：2015-10-01

申请号：PCT/US2015/021206

申请日：2015-03-18

Applicant: TERADYNE, INC.

Inventor： WEIMER, Jack, E.

IPC: H01L21/66

CPC classification number: G01R31/2621 ,  G01R31/2608

Abstract: A test system and test techniques for accurate high-current parametric testing of semiconductor devices. In operation, the test system supplies a current to the semiconductor device and measures a voltage on the device. The testing system may use the measured voltage to compute an ON resistance for the high-current semiconductor device. In one technique, multiple force needles contact a pad in positions that provide equi-resistant paths to one or more sense needles contacting the same pad. In another technique, current flow through the force needles is regulated such that voltage at the pad of the device under test is representative of the ON resistance of the device and independent of contact resistance of the force needle. Another technique entails generating an alarm indication when the contact resistance of a force needle exceeds a threshold.

Abstract translation: 用于半导体器件精确大电流参数测试的测试系统和测试技术。 在操作中，测试系统向半导体器件提供电流并测量器件上的电压。 测试系统可以使用测量的电压来计算大电流半导体器件的导通电阻。 在一种技术中，多个力针接触垫，该位置将等距阻抗路径提供给接触相同垫的一个或多个感应针。 在另一种技术中，流过力针的电流被调节，使得被测器件的焊盘处的电压代表器件的导通电阻，而与激光针的接触电阻无关。 当力针的接触电阻超过阈值时，另一技术需要产生报警指示。