公开(公告)号：WO2015022860A1

公开(公告)日：2015-02-19

申请号：PCT/JP2014/070092

申请日：2014-07-30

申请人： 日産自動車株式会社

发明人： 下村　卓 ,  林　哲也 ,  沼倉　啓一郎 ,  広田　崇 ,  津川　大

IPC分类号： H02M1/00 ,  H02M1/08

CPC分类号： H02M1/088 ,  H03K17/12 ,  H03K17/145 ,  H03K17/164

摘要： 　本発明のスイッチング装置は、互いに並列に接続された複数の半導体素子と、各半導体素子のオン、オフを互いに連動して切り替える制御信号を出力する駆動回路とを備える。駆動回路は、少なくとも１つの半導体素子について、オンからオフへ切り替えるオフタイミング、及びオフからオンへ切り替えるオンタイミングのうちの少なくとも一方を、他の半導体素子と異なるように設定する。

摘要翻译： 根据本发明的开关装置包括：并联连接的多个半导体元件; 以及驱动电路，用于输出用于相互协调地切换半导体元件的ON和OFF时间的控制信号。 对于至少一个半导体元件，驱动电路将从开关切换到关闭和/或从关断切换到导通的导通时间设定为不同于其他半导体元件的导通时间。

公开(公告)号：WO2014062832A3

公开(公告)日：2014-09-04

申请号：PCT/US2013065285

申请日：2013-10-16

申请人： QUALCOMM INC

发明人： WANG LE ,  QUAN XIAOHONG ,  DHANASEKARAN VIJAYAKUMAR

IPC分类号： H02M3/07 ,  H02M1/38 ,  H03K17/16

CPC分类号： H02M3/07 ,  H02M1/38 ,  H02M2001/0029 ,  H03K17/162 ,  H03K17/164

摘要： Exemplary embodiments are directed to devices and method for operating a charge pump. A method may include activating a first switch coupled between a capacitor and a ground voltage over a first period of a charging phase. The first period may coincide with a non-overlapping time between the charging phase and an output phase. The method may also include activating a second switch coupled between the capacitor and an input voltage over a second period of the charging phase, wherein the first period begins prior to the second period. Further, the method may include deactivating the second switch over a third period of the charging phase and deactivating the first switch over a fourth period of the charging phase, wherein the third period begins prior to the fourth period.

摘要翻译： 示例性实施例涉及用于操作电荷泵的装置和方法。 一种方法可以包括在充电阶段的第一周期上激活耦合在电容器和接地电压之间的第一开关。 第一周期可以与充电阶段和输出阶段之间的非重叠时间重合。 该方法还可以包括在充电阶段的第二周期内激活耦合在电容器和输入电压之间的第二开关，其中第一周期在第二周期之前开始。 此外，该方法可以包括在充电阶段的第三周期内去激活第二开关，并且在充电阶段的第四周期上去激活第一开关，其中第三周期在第四周期之前开始。

公开(公告)号：WO2011095624A1

公开(公告)日：2011-08-11

申请号：PCT/EP2011/051735

申请日：2011-02-07

申请人： MAGNA E-CAR SYSTEMS GMBH & CO OG ,  NIEDERL, Dietmar

发明人： NIEDERL, Dietmar

IPC分类号： B60R16/03 ,  B60L11/18 ,  H02J7/00 ,  H03K17/16 ,  H02H9/00

CPC分类号： H02H9/001 ,  B60L3/00 ,  B60L11/1809 ,  B60R16/03 ,  H02J7/0063 ,  H03K17/164

摘要： Schaltung (1) zum Verbinden und Trennen eines zuschaltbaren elektrischen Systems (2), insbesondere zur Erzeugung und/oder Speicherung elektrischer Energie, und eines elektrischen Netzes (3) eines Fahrzeuges, wobei die Schaltung (1) zumindest einen mechanischen Haupttrennschalter (4) zum Trennen und Verbinden des zuschaltbaren elektrischen Systems (2) mit dem elektrischen Netz (3) des Fahrzeuges sowie zumindest eine zu dem Haupttrennschalter (4) parallel geschaltete Vorladeeinheit (5) mit zumindest einen steuerbaren Halbleiterschalter (6) aufweist, wobei die Vorladeeinheit (5) zumindest einen mechanischen Trennschalter (7) zum Trennen und Verbinden des zuschaltbaren elektrischen Systems (2) und des elektrischen Netzes (3) des Fahrzeuges aufweist, wobei der Halbleiterschalter (6) in Serie mit dem mechanischen Trennschalter (7) geschaltet ist

摘要翻译： 电路（1），用于连接和断开可开关电系统（2），特别是用于制造和/或存储电能，以及电力网（3）的车辆，其中，所述的电路（1）至少一个机械主开关（4），用于 包括连接和可切换电气系统断开（2）〜（3）（4）并联连接的预充电单元的车辆和至少一个主开关的电网络（5），其具有至少一个可控半导体开关（6），其中，所述预充电单元（5） 包括至少一个机械分离开关（7），用于连接和断开所述开关电系统（2）和所述电网（3）的车辆，其中，所述半导体开关（6）串联连接与机械断开开关（7）的

公开(公告)号：WO2009041010A1

公开(公告)日：2009-04-02

申请号：PCT/JP2008/002611

申请日：2008-09-22

申请人： パナソニック株式会社 ,  熊丸知之

发明人： 熊丸知之

IPC分类号： H03K17/16 ,  H01L21/822 ,  H01L27/04 ,  H03K19/00

CPC分类号： H03K17/164

摘要： 　半導体集積回路の電源遮断構造において、瞬時電流およびそれに起因する電源ノイズの発生を抑制するために、本発明は、被制御回路に対する電源の供給制御を行うスイッチ回路を備える。スイッチ回路は、それぞれ異なる電流能力を有する複数のトランジスタを備える。前記トランジスタを、ある規則性を有して電流能力の小さいものから大きいものまで順次設ける。

摘要翻译： 为了抑制由浪涌电流引起的浪涌电流和电源噪声，半导体集成电路的电源中断结构包括用于控制对受控电路的电源的开关电路。 开关电路包括多个具有不同电流能力的晶体管。 晶体管依次具有一定的规律性，包括从低电流能力晶体管到高电流能力的晶体管。

公开(公告)号：WO2008147801A2

公开(公告)日：2008-12-04

申请号：PCT/US2008/064339

申请日：2008-05-21

申请人： SEMISOUTH LABORATORIES, INC. ,  MAZZOLA, Michael, S. ,  KELLEY, Robin, L.

发明人： MAZZOLA, Michael, S. ,  KELLEY, Robin, L.

IPC分类号： H02M3/00 ,  H03K17/94

CPC分类号： H03K17/164 ,  H02M1/08 ,  H03K17/08122 ,  H03K17/08128 ,  H03K17/162 ,  H03K17/6871 ,  H03K2017/6875 ,  H03K2217/0036 ,  Y02B70/1483

摘要： A method for rendering a half-bridge circuit containing normally on switches such as junction field effect transistors (JFETs) inherently safe from uncontrolled current flow is described. The switches can be made from silicon carbide or from silicon. The methods described herein allow for the use of better performing normally on switches in place of normally off switches in integrated power modules thereby improving the efficiency, size, weight, and cost of the integrated power modules. As described herein, a power supply can be added to the gate driver circuitry. The power supply can be self starting and self oscillating while being capable of deriving all of its source energy from the terminals supplying electrical potential to the normally on switch through the gate driver. The terminal characteristics of the normally on switch can then be coordinated to the input-to-output characteristics of the power supply.

摘要翻译： 描述了一种用于使包含正常在半导体电路上形成的半桥电路的方法，该半桥电路本身就不会受到不受控制的电流的安全影响，因此开关如结型场效应晶体管（JFET）。 开关可以由碳化硅或硅制成。 这里描述的方法允许在开关中使用更好的正常运行来代替集成功率模块中的常闭开关，从而提高集成功率模块的效率，尺寸，重量和成本。 如本文所述，可以将电源添加到栅极驱动器电路。 电源可以是自启动和自振荡，同时能够从通过栅极驱动器向正常开关提供电势的端子导出其所有源能量。 然后，常开开关的端子特性可以与电源的输入到输出特性协调。

公开(公告)号：WO2006023096A1

公开(公告)日：2006-03-02

申请号：PCT/US2005/023431

申请日：2005-06-29

申请人： ALTERA CORPORATION ,  WATT, Jeffrey

发明人： WATT, Jeffrey

IPC分类号： H03K17/14

CPC分类号： H03K19/00384 ,  H03K17/145 ,  H03K17/164

摘要： Techniques are provided for trimming drive current in output drivers to compensate for process variations, model inaccuracies, and/or an off-target process. The actual output drive current is measured on the integrated circuit (IC) at wafer sort or during a final test. Based on the measured output drive current, the total transistor width that is required in the output driver to meet an I/O standard is calculated. A control block controls trimming transistors that are coupled in parallel with main output drive transistors. The control block adjusts the total width of the output drive transistors to bring the total width as close as possible to the desired width. Each I/O driver on a die can be adjusted individually based on its own drive current characteristics. All I/O drivers on a die can be adjusted by the same transistor width based on a single I/O measurement or on multiple I/O measurements.

摘要翻译： 提供了用于修整输出驱动器中的驱动电流以补偿过程变化，模型不准确和/或偏离目标过程的技术。 实际输出驱动电流在晶圆分类或最终测试期间在集成电路（IC）上测量。 基于测量的输出驱动电流，计算输出驱动器满足I / O标准所需的总晶体管宽度。 控制块控制与主输出驱动晶体管并联耦合的微调晶体管。 控制块调节输出驱动晶体管的总宽度，使总宽度尽可能靠近所需的宽度。 芯片上的每个I / O驱动器可以根据其自身的驱动电流特性单独调整。 基于单个I / O测量或多个I / O测量，芯片上的所有I / O驱动器都可以通过相同的晶体管宽度进行调整。

公开(公告)号：WO2004061690A2

公开(公告)日：2004-07-22

申请号：PCT/US0339634

申请日：2003-12-12

申请人： INTEL CORP

发明人： KURTS TSVIKA ,  WAYNER ZELIG ,  BOJAN TOMMY

IPC分类号： H03K17/16 ,  H04L25/02 ,  G06F13/38

CPC分类号： H04L25/0278 ,  H03K17/164

摘要： A value to better match a termination circuit to a characteristic impedance of a bus signal line is determined. A determination is also made as to when a bus, that includes the line and that is being used by a bus agent in its normal mode of operation, will be available for adjusting the termination circuit in a Quiet Cycle, based at least on knowledge of the bus protocol and tracking of certain bus protocol events. The termination circuit is adjusted according to the determined value, during the Quiet Cycle.

摘要翻译： 确定将终端电路更好地匹配总线信号线的特性阻抗的值。 还决定了当总线（包括线路，正在由其正常工作模式使用的总线）将可用于在安静周期中调整终端电路时，至少基于以下知识： 总线协议和跟踪某些总线协议事件。 在安静周期期间，根据确定的值调节终端电路。

公开(公告)号：WO2003017490A1

公开(公告)日：2003-02-27

申请号：PCT/US2002/025849

申请日：2002-08-14

申请人： SUN MICROSYSTEMS, INC.

发明人： GAUTHIER, Claude, R. ,  THORP, Tyler, J. ,  WHEELER, Richard, L. ,  AMICK, Brian, W.

IPC分类号： H03K17/16

CPC分类号： H03K19/0008 ,  H03K17/164 ,  H03K17/693

摘要： A method and apparatus for reducing a magnitude of a rate of current change of an integrated circuit are provided. The apparatus uses a counter stage controlled by a control stage to sequentially disable a plurality of transistors that are used to source current from a power supply. By sequentially disabling the plurality of transistors, a reduction of an amount of current occurs gradually, effectively reducing the magnitude of the rate of current change. Further, the method uses a plurality of transistors controlled by a finite state machine, such as a counter, to gradually reduce current sourced from a power supply. The finite state machine is controlled by a micro-architectural stage that determines when the integrated circuit needs to be powered down.

摘要翻译： 提供一种用于减小集成电路的电流变化率的大小的方法和装置。 该装置使用由控制级控制的计数器级来顺序地禁用用于从电源引发电流的多个晶体管。 通过顺序地禁用多个晶体管，电流量的减少逐渐发生，有效地减小了电流变化率的大小。 此外，该方法使用由诸如计数器的有限状态机控制的多个晶体管来逐渐减少源自电源的电流。 有限状态机由微架构控制，确定集成电路何时需要掉电。

公开(公告)号：WO00025207A1

公开(公告)日：2000-05-04

申请号：PCT/US1999/021535

申请日：1999-09-17

IPC分类号： H03K17/16 ,  H03K19/00 ,  H03K19/0185 ,  H03K19/173 ,  G06F9/445 ,  G06F15/18 ,  H03K19/0175

CPC分类号： H03K17/164 ,  H03K19/0005 ,  H03K19/018585 ,  H03K19/1731

摘要： A method and apparatus for compensating system components based on system topology. The present invention provides a method and apparatus for performance optimization through topology dependent compensation. In one embodiment, one or more components of a computer system are coupled to a bus (210) via self-compensated buffer(s) (220). The self-compensated buffer(s) (220) allow operating characteristics to be set via external signals (650, 651, 655, 656, 660, 661, 665, 666, 670, 671, 675, 676) such as voltage levels. System components have compensation units (230) that receive external signals (650, 651, 655, 656, 660, 661, 665, 666, 670, 671, 675, 676) from a configuration unit (240) to configure the operating characteristics of the self-compensated buffer(s) (220). In this manner a system designer may set operating characteristics for various system components based on the topology of the specific system rather than designing for a worst-case scenario.

摘要翻译： 一种基于系统拓扑补偿系统组件的方法和装置。 本发明提供一种通过拓扑依赖补偿进行性能优化的方法和装置。 在一个实施例中，计算机系统的一个或多个组件经由自补偿缓冲器（220）耦合到总线（210）。 自补偿缓冲器（220）允许通过诸如电压电平的外部信号（650,653,656,660,661,665,666,670,671,675,676）设置操作特性。 系统组件具有从配置单元（240）接收外部信号（650,651,655,656,660,661,675,676）的补偿单元（230），以配置操作特性 自补偿缓冲器（220）。 以这种方式，系统设计者可以基于特定系统的拓扑而不是为最坏情况设计设计各种系统组件的操作特性。

公开(公告)号：WO1998031017A1

公开(公告)日：1998-07-16

申请号：PCT/US1997023801

申请日：1997-12-18

申请人： MICRON TECHNOLOGY, INC.

发明人： MICRON TECHNOLOGY, INC. ,  KEETH, Brent

IPC分类号： G11C07/00

CPC分类号： H03K17/164 ,  G11C7/1051

摘要： An output driver circuit is described which offers control and logic level adjustment for high speed data communications in a synchronous memory such as a synchronous dynamic random access memory (SDRAM). Level adjustment is obtained by resistive division between a termination resistor and controllable impedances between an output node and VDD and VSS power supplies. Control functions include slew rate modification of the signal at the output node, by sequentially turning on or off output transistors in response to a transition in an input signal. Different schemes of weighting the output transistors obtain different characteristics of the output signal. Load matching circuitry and voltage level forcing circuitry are described for improving high frequency operation.

摘要翻译： 描述了一种输出驱动器电路，其提供用于诸如同步动态随机存取存储器（SDRAM）的同步存储器中的高速数据通信的控制和逻辑电平调整。 电平调节通过端接电阻之间的电阻分压和输出节点与VDD和VSS电源之间的可控阻抗获得。 响应于输入信号的转变，控制功能包括输出节点处的信号的转换速率修改。 输出晶体管的不同加权方案获得输出信号的不同特性。 描述负载匹配电路和电压电平强制电路以改善高频操作。