公开(公告)号：WO2018048723A1

公开(公告)日：2018-03-15

申请号：PCT/US2017/049666

申请日：2017-08-31

Applicant: THE CHARLES STARK DRAPER LABORATORY, INC.

Inventor： VIGEANT, Richard, L. ,  DE LA SERNA, Antonio, E.

IPC: H03K19/23 ,  G06F21/71

CPC classification number: H03K19/23 ,  G06F11/08 ,  G06F13/28 ,  G06F13/32 ,  G06F21/57 ,  G06F21/71 ,  G06F2211/1097 ,  G07C13/02 ,  H03K19/0813 ,  H03K25/02

Abstract: Systems and methods for trusted integration of untrusted components. An example system includes at least three electrical components and voting (consensus) circuitry. The components have varied hierarchical implementations for providing common output given common input. The voting circuitry is configured to receive, as input, outputs from the components and provide a consensus output that is a majority of the outputs received from the components. Such a diversity of multiple untrusted system components (hardware and/or software) engaged in redundant operation can be integrated to as a consensus-based trusted system with a high degree of fault tolerance to unforeseen environmental interference, cyberattack, supply chain counterfeit, inserted Trojan logic, or component design flaws. The degree of fault tolerance can be increased by increasing the degree of diversity of redundant operational nodes or by increasing the number of diversely implemented operational nodes.

Abstract translation:

用于不可信组件可信集成的系统和方法。 示例系统包括至少三个电子组件和投票（共识）电路。 这些组件具有不同的等级实现，以提供公共输出的共同输出。 表决电路被配置为接收来自组件的输出作为输入，并提供作为从组件接收的输出的大部分的共识输出。 从事冗余操作的多种不可信系统组件（硬件和/或软件）的这种多样性可以集成为基于共识的可信系统，具有高度容错性，以预知不可预见的环境干扰，网络攻击，供应链假冒，插入的木马 逻辑或组件设计缺陷。 通过增加冗余操作节点的多样性程度或增加不同实施的操作节点的数量，可以提高容错的程度。

公开(公告)号：WO2010031952A1

公开(公告)日：2010-03-25

申请号：PCT/FR2009/051728

申请日：2009-09-15

Applicant: COMMISSARIAT A L'ENERGIE ATOMIQUE ,  MANDIER, Christophe ,  CHAMMINGS, Gilles ,  DUPONT, Bertrand ,  TCHAGASPANIAN, Michaël

Inventor： MANDIER, Christophe ,  CHAMMINGS, Gilles ,  DUPONT, Bertrand ,  TCHAGASPANIAN, Michaël

IPC: H03K25/00 ,  H04N3/15

CPC classification number: H04N5/37455 ,  H03K25/02 ,  H04N5/33

Abstract: Un compteur analogique comprend, pour au moins un étage : - une entrée (ei; e2) destinée à recevoir des impulsions électriques; - des moyens (20 1 ; 2O 2 ) pour modifier par incréments ou décréments successifs une tension de stockage (V 1 ; V 2 ) à chaque impulsion reçue; - des moyens de réinitialisation (24 1 ; 24 2 ) de la tension de stockage; - un comparateur (22 1 ; 22 2 ) de la tension de stockage ( Un compteur analogique comprend, pour au moins un étage : - une entrée (ei; e2) destinée à recevoir des impulsions électriques; - des moyens (20 1 ; 2O 2 ) pour modifier par incréments ou décréments successifs une tension de stockage (V 1 ; V 2 ) à chaque impulsion reçue; - des moyens de réinitialisation (24 1 ; 24 2 ) de la tension de stockage; - un comparateur (22 1 ; 22 2 ) de la tension de stockage (V 1 ; V 2 ) à un seuil apte à générer une information de dépassement (S 1 ; S 2 ); et - des moyens de commande (24 1 ; 24 2 ) aptes à commander les moyens de réinitialisation à réception de l'information de dépassement (S 1 ; S 2 ) du comparateur (22 1 ; 22 2 ) et d'une impulsion en entrée (e 1 ; e 2 ).

Abstract translation: 对于至少一个步骤，模拟计数器包括： - 用于接收电脉冲的输入（e1; e2） - 用于通过连续增量或减量修改每个接收到的脉冲的存储电压（V1; V2）的装置（201; 202） - 存储电压重新初始化装置（241; 242）; 以及用于存储电压（V1; V2）的比较器（221; 222）。 对于至少一个步骤，模拟计数器包括： - 用于接收电脉冲的输入（e1; e2） - 用于通过连续增量或减量修改每个接收到的脉冲的存储电压（V1; V2）的装置（201; 202） - 存储电压重新初始化装置（241; 242）; - 用于在能够产生溢出信息（S1; S2）的阈值下用于存储电压（V1; V2）的比较器（221; 222）; 以及 - 当从所述比较器（221; 222）接收到所述溢出信息（S1; S2）和所述输入（e1; e2）中的脉冲时能够控制所述重新初始化装置的控制装置（241; 242）。

公开(公告)号：WO2018048720A1

公开(公告)日：2018-03-15

申请号：PCT/US2017/049648

申请日：2017-08-31

Applicant: THE CHARLES STARK DRAPER LABORATORY, INC.

Inventor： VIGEANT, Richard, L. ,  DE LA SERNA, Antonio, E.

IPC: H03K19/23

CPC classification number: H03K19/23 ,  G06F11/08 ,  G06F13/28 ,  G06F13/32 ,  G06F21/57 ,  G06F21/71 ,  G06F2211/1097 ,  G07C13/02 ,  H03K19/0813 ,  H03K25/02

Abstract: Circuits and methods for determining a majority vote from a plurality of inputs. An example circuit includes a voting input stage, a transfer stage, and an accumulating stage. The voting input stage includes at least three input switched capacitors. The transfer stage includes transfer switched capacitors corresponding to the input switched capacitors. The transfer switched capacitors charge a voting capacitor corresponding to each input switched capacitor during a state of a clock signal. The accumulating stage includes accumulating switched capacitors connecting the voting capacitors in series. The accumulating switched capacitors cause the charges of the voting capacitors to be accumulated during an alternate state of the clock signal. The accumulated charge of the voting capacitors represents a majority vote of the input switched capacitors.

Abstract translation: 用于确定来自多个输入的多数投票的电路和方法。 示例电路包括投票输入阶段，传输阶段和累积阶段。 表决输入级包括至少三个输入开关电容器。 传输级包括对应于输入开关电容器的传输开关电容器。 在时钟信号的状态期间，转换开关电容器对与每个输入开关电容器对应的表决电容器充电。 累加级包括累加串联连接表决电容器的开关电容器。 累积的开关电容器使得表决电容器的电荷在时钟信号的交替状态期间累积。 表决电容器的累积电荷表示输入开关电容器的大部分投票。

公开(公告)号：WO2015126498A2

公开(公告)日：2015-08-27

申请号：PCT/US2014/068209

申请日：2014-12-02

Applicant: THE REGENTS OF THE UNIVERSITY OF CALIFORNIA

Inventor： NGUYEN, Clark T.-C. ,  ROCHELEAU, Tristan O.

IPC: H03L7/18

CPC classification number: H03B19/14 ,  H03B19/00 ,  H03B2200/0016 ,  H03H9/02007 ,  H03H9/171 ,  H03H9/2431 ,  H03H9/2436 ,  H03H9/2447 ,  H03H9/25 ,  H03K25/02 ,  H03L7/18

Abstract: A micro-electromechanical system (MEMS) frequency divider apparatus having one or more MEMS resonators on a substrate is presented. A first oscillator frequency, as an approximate multiple of the parametric oscillation frequency, is capacitively coupled from a very closely-spaced electrode (e.g., 40 nm) to a resonant structure of the first oscillator, thus inducing mechanical oscillation. This mechanical oscillation can be coupled through additional MEMS resonators on the substrate. The mechanical resonance is then converted, in at least one of the MEMS resonators, by capacitive coupling back to an electrical signal which is a division of the first oscillation frequency. Output may be generated as a single ended output, or in response to a differential signal between two output electrodes.

Abstract translation: 介绍了在基底上具有一个或多个MEMS谐振器的微机电系统（MEMS）分频器装置。 作为参数振荡频率的近似倍数的第一振荡器频率从非常紧密间隔的电极（例如40nm）电容耦合到第一振荡器的谐振结构，从而引起机械振荡。 该机械振荡可以通过衬底上的附加MEMS谐振器来耦合。 然后，在MEMS谐振器中的至少一个MEMS谐振器中，通过电容耦合将机械谐振转换回作为第一振荡频率的分频的电信号。 输出可以产生为单端输出，或者响应两个输出电极之间的差分信号。

公开(公告)号：WO2015126498A3

公开(公告)日：2015-11-05

申请号：PCT/US2014068209

申请日：2014-12-02

Applicant: UNIV CALIFORNIA

Inventor： NGUYEN CLARK T-C ,  ROCHELEAU TRISTAN O

IPC: H03L7/18

CPC classification number: H03B19/14 ,  H03B19/00 ,  H03B2200/0016 ,  H03H9/02007 ,  H03H9/171 ,  H03H9/2431 ,  H03H9/2436 ,  H03H9/2447 ,  H03H9/25 ,  H03K25/02 ,  H03L7/18

Abstract: A micro-electromechanical system (MEMS) frequency divider apparatus having one or more MEMS resonators on a substrate is presented. A first oscillator frequency, as an approximate multiple of the parametric oscillation frequency, is capacitively coupled from a very closely-spaced electrode (e.g., 40 nm) to a resonant structure of the first oscillator, thus inducing mechanical oscillation. This mechanical oscillation can be coupled through additional MEMS resonators on the substrate. The mechanical resonance is then converted, in at least one of the MEMS resonators, by capacitive coupling back to an electrical signal which is a division of the first oscillation frequency. Output may be generated as a single ended output, or in response to a differential signal between two output electrodes.

Abstract translation: 提出了一种在基板上具有一个或多个MEMS谐振器的微机电系统（MEMS）分频器装置。 作为参数振荡频率的近似倍数的第一振荡器频率从非常紧密间隔的电极（例如，40nm）电容耦合到第一振荡器的谐振结构，从而引起机械振荡。 该机械振荡可以通过衬底上的附加MEMS谐振器耦合。 然后，在至少一个MEMS谐振器中，通过电容耦合将机械谐振转换回到作为第一振荡频率的除法的电信号。 可以产生输出作为单端输出，或响应于两个输出电极之间的差分信号。

公开(公告)号：WO2015016734A1

公开(公告)日：2015-02-05

申请号：PCT/RU2013/000664

申请日：2013-08-01

Applicant: FREESCALE SEMICONDUCTOR INC ,  SHUVALOV, Denis Sergeevich

Inventor： SHUVALOV, Denis Sergeevich

IPC: H03K25/02 ,  H03B5/12 ,  H03L5/00 ,  H03K3/0231

CPC classification number: H03K5/00006 ,  H03J2200/10 ,  H03K3/0231 ,  H03K25/02

Abstract: A spread-spectrum clock generation circuit comprises at least one comparison element; at least one charge storage device arranged to couple an output of the at least one comparison element to an input of the at least one comparison element and arranged to set a first oscillation frequency of the spread-spectrum clock generation circuit; and a switched charge storage arrangement additionally arranged to couple an output of the at least one comparison element to an input of the at least one comparison element and arranged to set a second oscillation frequency of the spread-spectrum clock generation circuit.

Abstract translation: 扩频时钟产生电路包括至少一个比较元件; 至少一个电荷存储装置，被布置成将所述至少一个比较元件的输出耦合到所述至少一个比较元件的输入端，并被布置成设置所述扩频时钟产生电路的第一振荡频率; 以及另外设置为将所述至少一个比较元件的输出耦合到所述至少一个比较元件的输入并被布置成设置所述扩频时钟产生电路的第二振荡频率的开关电荷存储装置。

公开(公告)号：WO2010055619A1

公开(公告)日：2010-05-20

申请号：PCT/JP2009/005639

申请日：2009-10-26

Applicant: 日本電気株式会社 ,  兒玉浩志

Inventor： 兒玉浩志

IPC: H03L7/099 ,  H03L7/10 ,  H03B5/12 ,  H04B1/04

CPC classification number: H03L7/099 ,  H03B5/1215 ,  H03B5/1253 ,  H03B5/1262 ,  H03K25/02 ,  H03L5/00 ,  H03L7/095 ,  H03L7/18

Abstract: 　送信電力を切り替え可能であり且つ極微弱電力での送信を行う無線通信装置に適用される場合に、送信性能の劣化を抑制することが可能な周波数シンセサイザを提供する。周波数シンセサイザ１は、ＶＣＯ１０、ＰＬＬ回路１８および第１の制御回路（振幅制御回路１６及び参照信号発生回路１７）を含む。ＶＣＯ１０は、周波数制御電圧に応じて発振周波数を変更可能であり、振幅制御信号に応じて出力信号振幅を変更可能である。ＰＬＬ回路１８は、ＶＣＯ１０の出力信号を分周した信号と基準周波数信号との比較結果に応じて周波数制御電圧を生成する。また、第１の制御回路（回路１６及び１７）は、振幅制御信号をＶＣＯ１０に供給し、出力信号振幅が外部から供給されるモード切り替え信号（制御信号ＣＯＤＥ＿ＲＥＦ）に対応した大きさとなるようＶＣＯ１０を制御する。

Abstract translation: 提供了一种频率合成器，其可以在应用于能够将发送功率从一个切换到另一个并且以超弱功率进行传输的无线电通信装置时抑制传输性能的劣化。 频率合成器（1）包括VCO（10），PLL电路（18）和第一控制电路（放大控制电路（16）和参考信号产生电路（17））。 VCO（10）可以根据频率控制电压修改振荡频率，并根据幅度控制信号修改输出信号宽度。 PLL电路（18）根据通过对VCO（10）的输出信号进行分频而得到的信号与基准频率信号的比较结果，生成频率控制电压。 此外，第一控制电路（电路16和17）将幅度控制信号提供给VCO（10）并且控制VCO（10），使得输出信号幅度具有对应于模式切换信号（控制信号CODE_REF）的值， 从外部提供输出信号幅度。