公开(公告)号：WO2009007864A9

公开(公告)日：2009-11-12

申请号：PCT/IB2008051942

申请日：2008-05-16

Applicant: EXCEM ,  BROYDE FREDERIC ,  CLAVELIER EVELYNE

Inventor： BROYDE FREDERIC ,  CLAVELIER EVELYNE

IPC: H04L25/02 ,  H04B3/30 ,  H04B3/32 ,  H04L25/08

CPC classification number: H04L25/0274 ,  H04B3/30 ,  H04L25/0296 ,  H04L25/085

Abstract: The invention relates to an interfacing device for pseudo-differential transmission through interconnections used for sending a plurality of electrical signals. The interfacing device of the invention comprises signal terminals (101) and a common terminal ( 100). A transmitting circuit (5) receives the 'input signals of the transmitting circuit' coming from a source (2). The output of the transmitting circuit (5) delivers, when the transmitting circuit is in the activated state, voltages between one of said signal terminals (101) and said common terminal (100). A receiving circuit (6) delivers, when the receiving circuit is in the activated state, 'output signals of the receiving circuit' determined each by the voltage between one of said signal terminals (101) and said common terminal (100), to the destination (3). The balancing circuit (9) is such that, when the transmitting circuit is in the activated state, the current flowing out of the common terminal (100) approximates the opposite of the sum of the currents flowing out of the signal terminals (101).

Abstract translation: 本发明涉及一种用于通过用于发送多个电信号的互连的伪差分传输的接口装置。 本发明的接口装置包括信号端子（101）和公共端子（100）。 发送电路（5）接收来自源（2）的“发送电路的输入信号”。 当发射电路处于激活状态时，发射电路（5）的输出在所述信号端子（101）之一和所述公共端子（100）之间传递电压。 接收电路（6）在接收电路处于激活状态时，将所述接收电路的输出信号由所述信号端子（101）和所述公共端子（100）中的一个之间的电压确定为 目的地（3）。 平衡电路（9）使得当发送电路处于激活状态时，流出公共端子（100）的电流近似于从信号端子（101）流出的电流之和的相反。

公开(公告)号：WO2006078730A3

公开(公告)日：2006-11-16

申请号：PCT/US2006001754

申请日：2006-01-19

Applicant: RAMBUS INC ,  DALLY WILLIAM J ,  POULTON JOHN W

Inventor： DALLY WILLIAM J ,  POULTON JOHN W

IPC: H04B3/00 ,  H04L25/34 ,  H04L27/22

CPC classification number: H04L25/4904 ,  H03K3/356139 ,  H04L25/0284 ,  H04L25/0296 ,  H04L25/085

Abstract: A data communication system comprises a transmission line between first and second integrated circuits. An encoder on the first integrated circuit encodes an input data stream to produce a sequence of codewords, wherein codewords in the sequence are members of a set of codewords representing data in the input data stream, and the members of the set are substantially DC balanced, such as a Manchester encoded symbol set. An integrating circuit on the second integrated circuit integrates codewords by integrating for a first interval with a positive polarity within a particular symbol cell, and integrating for a second interval with a negative polarity within the particular symbol cell, to produce output representing the codewords. A sense circuit produces an output data stream.

Abstract translation: 数据通信系统包括第一和第二集成电路之间的传输线。 第一集成电路上的编码器对输入数据流进行编码以产生码字序列，其中该序列中的码字是表示输入数据流中的数据的一组码字的成员，并且该组的成员基本上是DC平衡的， 如曼彻斯特编码符号集。 第二集成电路上的积分电路通过在特定符号单元内对具有正极性的第一间隔进行积分并在具体符号单元内对具有负极性的第二间隔进行积分来积分代码字以产生表示代码字的输出。 感测电路产生输出数据流。

公开(公告)号：WO2015187307A1

公开(公告)日：2015-12-10

申请号：PCT/US2015/030209

申请日：2015-05-11

Applicant: QUALCOMM INCORPORATED

Inventor： CHEN, Minhan ,  ARCUDIA, Kenneth Luis

IPC: H04L25/02 ,  H04L25/06 ,  H04L25/03

CPC classification number: H04L25/061 ,  H03K5/003 ,  H04B1/16 ,  H04L25/0272 ,  H04L25/0296 ,  H04L25/03057

Abstract: Systems and methods for providing offset calibration for low power and high performance receivers are described herein. In one embodiment, a method for offset calibration comprises inputting a first voltage to a first input of a sample latch, and inputting a second voltage and an offset-cancelation voltage to a second input of the sample latch. The method also comprises adjusting the offset-cancelation voltage, observing an output of the sample latch as the offset-cancelation voltage is adjusted, and recording a value of the offset-cancelation voltage at which a metastable state (toggles between one and zero) is observed at the output of the sample latch. The method may be performed for each one of a plurality of different voltage levels for the first voltage to determine an offset-cancelation voltage for each one of the voltage levels.

Abstract translation: 本文描述了用于为低功率和高性能接收机提供偏移校准的系统和方法。 在一个实施例中，一种用于偏移校准的方法包括：将第一电压输入到采样锁存器的第一输入端，以及向采样锁存器的第二输入端输入第二电压和偏移消除电压。 该方法还包括调整偏移消除电压，当调整偏移消除电压时观察样本锁存器的输出，并且记录亚稳态（在1和0之间切换）的偏移消除电压的值为 在样品闩锁的输出处观察到。 该方法可以针对第一电压的多个不同电压电平中的每一个执行，以确定每个电压电平的偏移消除电压。

公开(公告)号：WO2006078730A2

公开(公告)日：2006-07-27

申请号：PCT/US2006/001754

申请日：2006-01-19

Applicant: RAMBUS, INC. ,  DALLY, William, J. ,  POULTON, John, W.

Inventor： DALLY, William, J. ,  POULTON, John, W.

IPC: H04L27/22

CPC classification number: H04L25/4904 ,  H03K3/356139 ,  H04L25/0284 ,  H04L25/0296 ,  H04L25/085

Abstract: A data communication system comprises a transmission line between first and second integrated circuits. An encoder on the first integrated circuit encodes an input data stream to produce a sequence of codewords, wherein codewords in the sequence are members of a set of codewords representing data in the input data stream, and the members of the set are substantially DC balanced, such as a Manchester encoded symbol set. An integrating circuit on the second integrated circuit integrates codewords by integrating for a first interval with a positive polarity within a particular symbol cell, and integrating for a second interval with a negative polarity within the particular symbol cell, to produce output representing the codewords. A sense circuit produces an output data stream.

Abstract translation: 数据通信系统包括第一和第二集成电路之间的传输线。 第一集成电路上的编码器对输入数据流进行编码以产生码字序列，其中该序列中的码字是表示输入数据流中的数据的一组码字的成员，并且该组的成员基本上是直流平衡的， 如曼彻斯特编码符号集。 第二集成电路上的积分电路通过将特定符号单元内的正极性的第一间隔积分并且在特定符号单元内积分具有负极性的第二间隔来积分代码字，以产生表示代码字的输出。 感测电路产生输出数据流。

公开(公告)号：WO2006006105A1

公开(公告)日：2006-01-19

申请号：PCT/IB2005/052181

申请日：2005-06-30

Applicant: KONINKLIJKE PHILIPS ELECTRONICS N. V. ,  WOLTHEK, Jelle Nico ,  WAARDENBURG, Cornelis Klaas ,  KWAKERNAAT, Cecilius Gerardus ,  BUTSELAAR, Stefan Gerhard Erich

Inventor： WOLTHEK, Jelle Nico ,  WAARDENBURG, Cornelis Klaas ,  KWAKERNAAT, Cecilius Gerardus ,  BUTSELAAR, Stefan Gerhard Erich

IPC: H04L25/02

CPC classification number: H04L25/0296 ,  H03F3/45991 ,  H03F2203/45538 ,  H03F2203/45588 ,  H03F2203/45616 ,  H04L25/0274

Abstract: The invention relates to a receiver for a differential bus with a switch control logic (151), with two branches with resistive elements (7, 61...70, 8 and 5, 11...20, 6) and with switches (3, 80) for switching the resistive elements, in which the switch control logic sets the switches - in a first routine for determining the absolute level of signals on the bus by applying a common mode voltage to the bus, by comparing the voltage on a first resistive branch with a reference voltage, by selecting the correct switch settings, and by writing these settings to an internal storage device, - and in a second routine for minimizing the mismatch between the two resistive branches by applying a common mode voltage to the bus, by comparing the voltage of the second resistive branch with that of the already trimmed first resistive branch, by selecting the correct switch settings for the second branch, and by writing these settings to an internal storage device. The receiver therefore provides good balancing and common mode rejection.

Abstract translation: 本发明涉及一种具有开关控制逻辑（151）的差分总线的接收器，其具有两个具有电阻元件（7,61 ... 70,8和5,11〜20,6）以及开关（ 3，80），用于在第一程序中切换控制逻辑设置开关的电阻元件，用于通过对总线施加共模电压来确定总线上的信号的绝对电平，通过比较 具有参考电压的第一电阻分支，通过选择正确的开关设置，以及将这些设置写入内部存储设备，以及在第二程序中，通过向总线施加共模电压来最小化两个电阻分支之间的失配 通过比较第二电阻分支的电压与已修整的第一电阻分支的电压，通过选择第二分支的正确开关设置，并将这些设置写入内部存储装置。 因此，接收机提供良好的平衡和共模抑制。

公开(公告)号：WO2015166151A1

公开(公告)日：2015-11-05

申请号：PCT/FR2015/050732

申请日：2015-03-24

Applicant: INSIDE SECURE

Inventor： RUDOLFF, François ,  ROCHE, Julien

IPC: H03K19/0185 ,  H03K19/003 ,  G06F1/30 ,  H04L25/02 ,  H01L27/02 ,  G06F13/40 ,  G11C5/06

CPC classification number: H03K19/018507 ,  G06F1/305 ,  G11C5/066 ,  H01L27/0248 ,  H03K19/00369 ,  H04L25/0296

Abstract: L'invention est relative àune interface de communication, comprenant une borne d'entrée (Rx) conçue pour recevoir un signal logique d'une interface distante (IF2); un discriminateur de niveaux logiques (12) couplé à la borne d'entrée; un détecteur de crête (14) connecté pour mémoriser la valeur crête du signal sur la borne d'entrée; et un suiveur de tension (16) connecté pour fournir au discriminateur une tension d'alimentation auxiliaire (Vdd2') basée sur la valeur fournie par le détecteur de crête. L'interface inclut un dispositif de protection contre les décharges électrostatiques, comprenant une première diode (D1)et un circuit RC formant le détecteur de crête, connectés en série entre la borne d'entrée (Rx) et une première ligne d'alimentation (Vss1); un transistor (MN1) connecté entre la première ligne d'alimentation (Vss1) et la borne d'entrée (Rx) par la première diode (D1); et un inverseur (42) configuré pour rendre conducteur le transistor lorsque la tension aux bornes du condensateur du circuit RC est inférieure à un seuil.

Abstract translation: 本发明涉及一种通信接口，包括被设计为从远程接口（IF2）接收逻辑信号的输入端（Rx）; 耦合到输入端的逻辑电平鉴别器（12）; 峰值检测器（14），其连接以便在输入端子上存储信号的峰值; 以及电压跟随器（16），其连接以便基于由峰值检测器提供的值向鉴别器提供辅助电源电压（Vdd2'）。 该接口包括用于防止静电放电的装置，包括串联连接在输入端（Rx）和第一供电线（Vss1）之间的形成峰值检测器的第一二极管（D1）和RC电路; 通过第一二极管（D1）连接在第一电源线（Vss1）和输入端子（Rx）之间的晶体管（MN1）; 以及反相器（42），被配置为当RC电路的电容器两端的电压两端的电压低于阈值时将晶体管导通。

公开(公告)号：WO2014158781A1

公开(公告)日：2014-10-02

申请号：PCT/US2014/020119

申请日：2014-03-04

Applicant: QUALCOMM INCORPORATED

Inventor： SHI, Kai ,  HUSTED, Paul ,  ZHANG, Ning

IPC: H04L25/02 ,  H04B7/08 ,  H04W52/02

CPC classification number: H04W52/028 ,  H04B7/0857 ,  H04B7/0871 ,  H04L25/0204 ,  H04L25/0224 ,  H04L25/0296 ,  H04L25/06 ,  H04W52/0245 ,  Y02D70/142 ,  Y02D70/444

Abstract: A single receive chain of a MIMO receiver is activated during a low power listen mode. Upon detecting a legacy short training field (L-STF) in a received packet, the single receive chain performs a first frequency estimation, and activates one or more additional receive chains of the MIMO receiver. The MIMO receiver uses maximal ratio combining (MRC) to receive the signal using the first receive chain and the one or more additional activated receive chains, wherein the MRC is based, at least in part, on the first frequency estimation. The MIMO receiver may determine whether the received packet is a high throughput/very high throughput (HT/VHT) packet, and if not, deactivate the one or more additional receive chains. In one alternative, the additional receive chains are not activated until determining that a HT/VHT packet has been received.

Abstract translation: MIMO接收机的单个接收链在低功率监听模式下被激活。 在接收到的分组中检测到遗留短训练场（L-STF）时，单个接收链执行第一频率估计，并激活MIMO接收机的一个或多个附加接收链。 MIMO接收机使用最大比率组合（MRC）来使用第一接收链和一个或多个附加的激活的接收链接收信号，其中MRC至少部分地基于第一频率估计。 MIMO接收机可以确定所接收的分组是高吞吐量/非常高吞吐量（HT / VHT）分组，如果不是，则去激活一个或多个附加的接收链。 在一个替代方案中，在确定已经接收到HT / VHT分组之前，不激活额外的接收链。

公开(公告)号：WO2011112851A2

公开(公告)日：2011-09-15

申请号：PCT/US2011027965

申请日：2011-03-10

Applicant: NAT SEMICONDUCTOR CORP

Inventor： CEEKALA VIJAYA G ,  ZHENG QINGPING ,  DU MIN ,  LIU XIN ,  PATHI CHANDRAKUMAR R ,  PRAYOGO PATRICK

IPC: H04L29/10 ,  H04L5/20

CPC classification number: H04L5/1415 ,  H04L5/1461 ,  H04L25/0276 ,  H04L25/0284 ,  H04L25/0296 ,  H04L25/0298 ,  H04L25/4904 ,  H04L67/12

Abstract: Interface circuitry and method for transmitting and receiving downstream and upstream data signals simultaneously via a common conductor pair. The composite signal containing the downstream and upstream data signal components being conveyed by the common conductor pair is isolated, e.g., via signal filtering or buffering, and combined with an appropriately scaled inverse replica of the outgoing upstream data signal to subtract out upstream data signal components and thereby provide the downstream data signal substantially free of any upstream data signal components.

Abstract translation: 用于经由公共导体对同时发送和接收下游和上游数据信号的接口电路和方法。 包含由公共导体对传送的下游和上游数据信号分量的复合信号例如通过信号滤波或缓冲被隔离，并且与输出上行数据信号的适当缩放的反向副本相结合以减去上行数据信号分量 从而提供基本上没有任何上行数据信号分量的下行数据信号。

公开(公告)号：WO2016093994A1

公开(公告)日：2016-06-16

申请号：PCT/US2015/059519

申请日：2015-11-06

Applicant: INTEL CORPORATION

Inventor： ISLAM, Syed S. ,  HO, Yick Yaw ,  SWARTZ, Ronald W.

IPC: H04L25/03 ,  H03F3/45

CPC classification number: H04L25/03057 ,  H04L25/0272 ,  H04L25/0296 ,  H04L25/03254 ,  H04L25/03885 ,  H04L25/06 ,  H04L25/10

Abstract: Described is an apparatus which comprises: an amplifier; and a passive continuous-time linear equalizer integrated with a baseline wander (BLW) corrector, wherein the integrated equalizer and BLW corrector is coupled to the amplifier.

Abstract translation: 描述了一种装置，包括：放大器; 以及与基线漂移（BLW）校正器集成的被动连续时间线性均衡器，其中集成均衡器和BLW校正器耦合到放大器。

公开(公告)号：WO2010134447A1

公开(公告)日：2010-11-25

申请号：PCT/JP2010/057951

申请日：2010-05-11

Applicant: ミツミ電機株式会社 ,  木村 祐司 ,  山元 康之介

Inventor： 木村　祐司 ,  山元　康之介

IPC: H04J11/00

CPC classification number: H04L27/2657 ,  H04L25/0296

Abstract: 　オフセット補償回路は、ＯＦＤＭ信号に含まれるＤＣオフセット値を推定して補償するＤＣオフセット推定補償手段と、前記ＤＣオフセットを補償された信号に含まれる周波数オフセット値を推定して補償する周波数オフセット推定補償手段と、前記周波数オフセット推定補償手段で補償されたのち前記ＤＣオフセット推定補償手段で推定されたＤＣオフセット値と、前記周波数オフセット推定補償手段で推定された周波数オフセット値を用いて、前記ＤＣオフセット補償手段におけるサブキャリアの過補償成分を算出する過補償成分算出手段と、前記ＤＣオフセット推定補償手段で推定されたＤＣオフセット値から前記過補償成分算出手段で算出した過補償成分を取り除いて前記ＤＣオフセット推定補償手段でのＤＣオフセット補償に用いる過補償成分除去手段とを有し、過補償成分を取り除いたのちＤＣオフセットを補償した信号に対し周波数オフセットを補償し出力する。

Abstract translation: 偏移补偿电路包括：DC偏移估计/补偿装置，其估计包括在OFDM信号中的DC偏移的值以补偿DC偏移; 频率偏移估计/补偿装置，其估计包括在所述DC偏移补偿信号中的频率偏移值以补偿所述频率偏移; 使用由偏移估计/补偿装置进行的补偿之后由DC偏移估计/补偿装置估计的DC偏移值和由频率偏移估计/补偿装置估计的频率偏移值两者的过度补偿分量计算装置， 在DC偏移补偿装置中被过度补偿的副载波的分量; 以及过度补偿分量去除装置，其从由DC偏移估计/补偿装置估计的DC偏移值中除去由过度补偿分量计算装置计算出的过度补偿分量，以将直流偏移补偿中的结果用直流偏移量 估计/补偿手段。 因此，偏移补偿电路在去除过度补偿的分量之后补偿信号的频率偏移作为DC偏移补偿，并输出结果。