電子デバイス、電子デバイスの製造方法、及び、デバイスチップの移載方法

    公开(公告)号:WO2023032241A1

    公开(公告)日:2023-03-09

    申请号:PCT/JP2021/046276

    申请日:2021-12-15

    发明人: 北澤裕之

    IPC分类号: H01L21/50 H01L21/60 H01L21/68

    摘要: 電子デバイスは、柔軟性及び/又は伸縮性を有する回路基板としての第二基板10と、当該第二基板10上に互いに隙間を開けて配置された複数の異方性導電層10aと、複数の異方性導電層10a上に所定の配列パターンで配置された複数のデバイスチップとしての複数のLEDチップ11とを有する。複数のLEDチップ11は、一つのLEDチップ11ごと又はLEDチップ11群ごとに、隣り合うLEDチップ11又はLEDチップ11群と所定の間隔が空いており、対応する異方性導電層10aを介して第二基板10に接続されている。

    扇出型芯片封装结构和制备方法
    2.
    发明申请

    公开(公告)号:WO2023015480A1

    公开(公告)日:2023-02-16

    申请号:PCT/CN2021/112021

    申请日:2021-08-11

    IPC分类号: H01L21/44 H01L21/48 H01L21/50

    摘要: 本申请实施例提供了一种扇出型封装结构和制备方法,该扇出型封装结构包括第一芯片和第一重布线层;第一芯片的第一表面设置有多个导电柱,第一芯片通过多个导电柱设置于第一重布线层的第一表面;多个导电柱的间隙填充有绝缘材料,绝缘材料设置于第一芯片的第一表面与第一重布线层的第一表面之间,绝缘材料向第一芯片的正投影位于第一芯片的边界范围内,且正投影的边界与第一芯片的边界具有预设距离;第一芯片的侧边、以及第一芯片的第一表面未被绝缘材料和多个导电柱覆盖的部分,被沉积于第一重布线层第一表面的塑封材料包裹,从而可以为第一芯片的边缘区域提供支撑和保护,避免第一芯片产生脱层或断裂,提高芯片的可靠性。

    一种芯片的封装方法及封装结构
    3.
    发明申请

    公开(公告)号:WO2022241765A1

    公开(公告)日:2022-11-24

    申请号:PCT/CN2021/095181

    申请日:2021-05-21

    摘要: 本公开内容提供一种芯片的封装方法及封装结构,所述芯片的封装方法,包括:将至少两个芯片经由粘附层贴合在一衬底的一侧上,其中,所述芯片的元件面朝向所述衬底,所述衬底中设置有衬底布线结构和/或芯片;对设置在所述衬底的一侧上的至少两个芯片进行减薄处理,所述减薄处理包括仅刻蚀芯片以减小芯片的厚度;对经减薄处理的芯片塑封以形成塑封布置层,在所述衬底上沿塑封方向堆叠至少两层所述塑封布置层;在经减薄处理的芯片上打孔,形成连接所述经减薄处理的芯片与所述衬底布线结构、所述衬底中的芯片、或所述塑封布置层的第一互连孔。实现芯片减薄后能够进行更高密度和更多叠层的3D互连,并且降低对打孔设备的要求,有利于器件性能的提升。

    晶粒的制造方法
    4.
    发明申请

    公开(公告)号:WO2022193842A1

    公开(公告)日:2022-09-22

    申请号:PCT/CN2022/073736

    申请日:2022-01-25

    发明人: 黄清华 刘钢

    摘要: 本申请实施例提供一种晶粒的制造方法,通过将存在相同功能单元的M个模组中的最小重复功能单元定义为最小标准单元,这样,在不同的模组制作时可以实现具有相同功能的最小标准单元的组合和复用,从而可以节省晶圆的种类数,解决晶圆的开发周期长和备货困难等问题。

    封装模组、封装模组的制作方法及电子设备

    公开(公告)号:WO2022179295A1

    公开(公告)日:2022-09-01

    申请号:PCT/CN2021/142979

    申请日:2021-12-30

    IPC分类号: H01L23/498 H01L21/50

    摘要: 本申请公开一种封装模组、封装模组的制作方法及电子设备,所述封装模组包括基板、转接组件及多个第一器件,所述基板设有间隔设置的多个第一焊盘;所述转接组件与多个所述第一焊盘连接,并与所述基板围合形成容腔,所述转接组件设有多个第二焊盘;多个所述第一器件设于所述基板,并与多个所述第一焊盘间隔设置,至少部分所述第一器件容纳于所述容腔内。

    一种芯片封装和电子设备
    7.
    发明申请

    公开(公告)号:WO2022067589A1

    公开(公告)日:2022-04-07

    申请号:PCT/CN2020/119111

    申请日:2020-09-29

    发明人: 孙世虎

    摘要: 本申请实施例提供一种芯片封装和电子设备,涉及电子技术领域,可以解决小封装尺寸下轻薄芯片的散热问题。该芯片包括:基板;硅片,其中硅片设置在基板一侧;散热盖,其中散热盖与基板连接,散热盖与硅片设置于基板的同一侧,散热盖沿基板厚度方向开设有开口,硅片设置于开口中,散热盖至少部分环绕硅片,且硅片的高度小于或等于散热盖的高度。本申请实施例提供的芯片封装将硅片产生的大部分热量通过环绕硅片的散热盖从周围散出。

    一种芯片封装体及其制备方法
    8.
    发明申请

    公开(公告)号:WO2022052209A1

    公开(公告)日:2022-03-17

    申请号:PCT/CN2020/121391

    申请日:2020-10-16

    发明人: 黄晓波 赵凡奎

    摘要: 一种芯片封装体及其制备方法,芯片封装体,包括封装衬底(1)、封装外壳(2)、绝缘板(3)、芯片组件(4)、引脚接线板(5)、防静电套(6)、封装盖板(7)、封装引脚(8)和封装基板(9),所述封装基板(9)的顶部端面设置有封装衬底(1),所述封装衬底(1)的顶部端面设置有封装外壳(2),所述封装外壳(2)的内侧底部安装有绝缘板(3),所述绝缘板(3)的底部端面安装有引脚接线板(5),所述引脚接线板(5)的外部四周均插接安装有封装引脚(8),所述封装引脚(8)的一端套接安装有防静电套(6);所述芯片封装体,体积小巧,防护效果好;在使用时,具有良好的信号传递效果,信号感应灵敏;同时,在封装的过程中,使得封装体具有良好的干燥烘干效果,从而能够提高芯片的密封性,密封效果好。

    半導体装置及び半導体装置の製造方法

    公开(公告)号:WO2022009556A1

    公开(公告)日:2022-01-13

    申请号:PCT/JP2021/020530

    申请日:2021-05-28

    发明人: 伊藤 太一

    摘要: リードフレームの脚部の接合箇所の位置ずれを防止する。 脚部(64)は、垂直部(64a)と分割部(64b,64c)とをさらに備える。垂直部(64a)は、回路パターン(42)に対して鉛直方向に延伸する。分割部(64b)は、垂直部(64a)の回路パターン(42)側の下端部の分岐部(64a1)から所定方向に屈曲し回路パターン(42)に対して平行に延伸して、回路パターン(42)に接合される。分割部(64c)は、分岐部(64a1)から所定方向の反対方向に屈曲し回路パターン(42)に対して平行に延伸して、回路パターン(42)に接合される。このような脚部(64)では、垂直部(64a)がおもて面側、裏面側がそれぞれ分割部(64b,64c)で確実に支持される。

    端子部材、集合体、半導体装置およびこれらの製造方法

    公开(公告)号:WO2022004589A1

    公开(公告)日:2022-01-06

    申请号:PCT/JP2021/024120

    申请日:2021-06-25

    摘要: 半導体装置の製造工程における作業性を向上させる。端子部材(5)は、半導体素子の電極に接合される端子部材(5)であって、導体部(50)と第1環状突起部(53)と、環状凹部(58)とを備える。導体部(50)は第1主面(50a)と、第1主面(50a)と反対側に位置する第2主面(50b)とを有する。第1環状突起部(53)は、導体部(50)の第1主面(50a)に形成される。環状凹部(58)は、第2主面に形成され、第1環状突起部(53)と重なる位置に配置されている。端子部材(5)の第1主面(50a)に接合部材(4)を押圧することで、第1環状突起部(53)が接合部材(4)に埋め込まれた状態とすることができる。