公开(公告)号：WO2021250870A1

公开(公告)日：2021-12-16

申请号：PCT/JP2020/023110

申请日：2020-06-11

Applicant: 株式会社ソシオネクスト

Inventor： 中村　遼一郎 ,  工藤　真大

IPC: G05F3/26 ,  H03F3/16 ,  H03F3/343 ,  H03F3/45

Abstract: 一実施形態に係る増幅回路は、第１回路と、第２回路と、第３回路とを有する。第１回路は、入力電流が流れる入力ノードと基準電位ノードの間に接続され、ゲート電極が前記入力ノードと接続された第１トランジスタを含む。第２回路は、ローパスフィルタ回路を含み、前記入力ノードと前記基準電位ノードの間において前記第１トランジスタと並列に接続され、ゲート電極が前記第１トランジスタのゲート電極と前記ローパスフィルタ回路を介して接続された第２トランジスタを含む。第３回路は、出力電流が流れる出力ノードと前記基準電位ノードの間に接続され、ゲート電極が前記第１トランジスタのゲートと接続された第３トランジスタを含む。

公开(公告)号：WO2012085666A1

公开(公告)日：2012-06-28

申请号：PCT/IB2011/003237

申请日：2011-12-19

Applicant: DIODES ZETEX SEMICONDUCTORS LIMITED ,  CASEY, David, Neil

Inventor： CASEY, David, Neil

IPC: H01L27/082 ,  H03F3/343 ,  H03K17/04 ,  H01L29/10 ,  H01L29/66

CPC classification number: C12M21/02 ,  C12M27/20 ,  C12M29/06 ,  C12M31/08 ,  H01L27/0823 ,  H01L29/1004 ,  H01L29/66272 ,  H01L2924/0002 ,  H03F3/3435 ,  H03K17/04113 ,  H03K17/615 ,  H01L2924/00

Abstract: In one embodiment, a method includes forming a first pad for coupling to a first terminal of a first transistor of a monolithic darlington transistor configuration and forming a second pad for coupling to a first terminal of a second transistor of the monolithic darlington transistor configuration. The method then forms a third pad for coupling to an external component for the monolithic darlington transistor configuration. The third pad is coupled to a second terminal of the first transistor and a second terminal of the second transistor of the monolithic darlington transistor configuration.

Abstract translation: 在一个实施例中，一种方法包括形成用于耦合到单片达林顿晶体管配置的第一晶体管的第一端子的第一焊盘，并形成用于耦合到单片达林顿晶体管配置的第二晶体管的第一端子的第二焊盘。 该方法然后形成用于耦合到用于单片达林顿晶体管配置的外部部件的第三焊盘。 第三焊盘耦合到第一晶体管的第二端子和单片达林顿晶体管配置的第二晶体管的第二端子。

公开(公告)号：WO2012070777A2

公开(公告)日：2012-05-31

申请号：PCT/KR2011/007948

申请日：2011-10-25

Applicant: 서강대학교 산학협력단 ,  강지훈 ,  최용 ,  정진호

Inventor： 강지훈 ,  최용 ,  정진호

IPC: H03F3/343

CPC classification number: G01J1/1626 ,  H03F3/45475 ,  H03F3/45928 ,  H03F3/72 ,  H03F2200/375 ,  H03F2200/405 ,  H03F2200/408 ,  H03F2203/45212 ,  H03F2203/45528 ,  H03F2203/45544 ,  H03F2203/45588 ,  H03F2203/45594 ,  H03F2203/7221 ,  H03F2203/7236

Abstract: 본 발명은 출력채널수가 감소된 다채널 검출기에 관한 것으로서 입력 신호를 선형으로 증폭하는 선형 증폭기, 선형 증폭기에 독립적인 회로로 구성되며, 내부에 연산 증폭기를 포함하고, 연산 증폭기의 증폭율에 따라 달라지는 오프셋 수준을 보정하는 오프셋 보정부, 선형 증폭기의 출력 신호의 이득을 미세하게 조절하여 입력신호의 불균일 특성을 저하시키는 균일도 보정부, 비교부 및 신호 판별부로부터 출력신호가 발생하고, 스위치 회로가 신호 판별부로부터 트리거를 받는 시점까지 균일도 보정부의 출력 신호를 지연하는 신호 지연기, 균일도 보정부의 출력 신호를 일정 레벨의 신호와 비교하는 비교부, 비교부로부터 트리거 신호를 수신하여, 이벤트가 발생한 채널인 채널 위치 정보를 판별하고, 판별된 채널위치의 스위치 회로에 트리거 신호를 전송하며, 판별된 위치정보를 출력하는 신호 판별부, 및 신호 판별부로부터 판별된 채널위치의 스위치 회로에 트리거 신호가 입력되면, 에너지 정보, 시간 정보, 또는 이벤트가 발생한 채널 위치 정보를 입력받는 채널 정보 처리부를 포함하는 것을 특징으로 하며, 이벤트가 일어난 채널 위치 정보와 에너지 정보뿐만 아니라, 클럭 발생기와 신호 판별 회로를 추가로 사용하여 시간정보까지 제공할 수 있다.

Abstract translation: 本发明涉及具有减少数量的输出通道的多通道检测器，并且包括：线性放大器，用于线性放大输入信号; 偏移校正单元，包括与线性放大器分离的电路和其中的运算放大器，并且被配置为校正根据运算放大器的放大率而变化的偏移电平; 均匀性校正单元，用于通过微调微线性放大器的输出信号的增益来减小输入信号的不规则性; 信号延迟器，用于延迟均匀性校正单元的输出信号，直到从比较单元和信号确定单元产生输出信号，并且开关电路从信号确定单元接收触发; 比较单元，其将均匀性校正单元的输出信号与预定水平的信号进行比较; 信号确定单元，其通过从比较单元接收触发信号来确定事件发生的频道上的位置信息，将所述触发信号发送到所确定的频道位置的开关电路，并输出所确定的位置信息; 以及用于处理频道信息的单元，其在从信号确定单元向所确定的频道位置的开关电路输入触发信号时，接收能量信息，时间信息或事件发生的频道上的位置信息。 除了发生事件的频道上的位置信息和能量信息之外，还可以通过使用附加时钟发生器和信号确定电路进一步提供时间信息。

公开(公告)号：WO2004054093A3

公开(公告)日：2005-12-01

申请号：PCT/IB0305620

申请日：2003-12-03

Applicant: KONINKL PHILIPS ELECTRONICS NV ,  LUO SIFEN

Inventor： LUO SIFEN

IPC: H03F1/30 ,  H03F3/343

CPC classification number: H03F1/0261 ,  H03F1/30 ,  H03F1/302 ,  H03F1/32 ,  H03F3/04 ,  H03F3/191 ,  H03F3/3432 ,  H03F2200/108 ,  H03F2200/18

Abstract: An amplifier circuit (1) includes an amplifying transistor (QO) and an impedance-controllable dc bias circuit (2) for biasing the amplifier transistor (QO) to obtain a conduction angle of at least about 180 DEG . The dc bias circuit (2)includes a self-bias boosting circuit having separate current sources (Ibias, Iclass) for independently controlling the output impedance of the dc bias circuit (2) and the quiescent current of the amplifier transistor (QO), and has a Wilson current-mirror (Q4, Q5, Q6, Q7) integrated with a cascode current-mirror circuit (Q2, Q3, Q8) to form an extended Wilson current-mirror circuit (Q2-Q8) having an output coupled to a control terminal of the amplifying transistor (QO) by a resistor (R1), and a capacitor (C2) coupled from the extended Wilson current-mirror circuit (Q2-Q8) to a common terminal (Gnd).

Abstract translation: 放大器电路（1）包括放大晶体管（QO）和阻抗可控直流偏置电路（2），用于偏置放大晶体管（QO）以获得至少约180°的导通角。 直流偏置电路（2）包括具有用于独立控制直流偏置电路（2）的输出阻抗和放大器晶体管（QO）的静态电流的独立电流源（Ibias，Iclass）的自偏压升压电路，以及 具有与共源共栅电流镜电路（Q2，Q3，Q8）集成的威尔逊电流镜（Q4，Q5，Q6，Q7），以形成扩展的威尔逊电流镜电路（Q2-Q8），其具有耦合到 通过电阻器（R1）将放大晶体管（QO）的控制端子和从扩展的威尔逊电流镜电路（Q2-Q8）耦合到公共端子（Gnd）的电容器（C2）。

公开(公告)号：WO02056458A2

公开(公告)日：2002-07-18

申请号：PCT/IB0102543

申请日：2001-12-12

Applicant: KONINKL PHILIPS ELECTRONICS NV

Inventor： SANDULEANU MIHAI A T

IPC: H03G3/12 ,  H03F1/00 ,  H03F1/48 ,  H03F3/343 ,  H03F3/45 ,  H03F

CPC classification number: H03F1/486 ,  H03F1/48 ,  H03F3/3432 ,  H03F3/4508 ,  H03F2200/36

Abstract: A fully differential, variable gain amplifier comprising an input, an intermediate stage and an output stage, the input stage (100) being coupled to the intermediate stage (200) and the intermediate stage being coupled to the output stage (300). The input stage comprises an amplifier with local feedback means and voltage-to-current conversion means. The intermediate stage has nodes that are shared by the input stage, the output stage and the intermediate stage, respectively, which are connected to the reference node via a relatively low impedance branch. The intermediate stage further comprises current controlled networks coupled to the common nodes via a first feedback branches and branches to the input stage via second feedback branches. The amplifier has means for controlling the gain and the bandwidth independently of one another.

Abstract translation: 一种包括输入，中间级和输出级的全差分可变增益放大器，输入级（100）耦合到中间级（200），中间级耦合到输出级（300）。 输入级包括具有局部反馈装置和电压 - 电流转换装置的放大器。 中间级具有分别由输入级，输出级和中间级共享的节点，它们通过相对低阻抗的分支连接到参考节点。 中间级还包括经由第一反馈分支耦合到公共节点的电流控制网络，并且经由第二反馈分支分支到输入级。 放大器具有独立于彼此控制增益和带宽的装置。

公开(公告)号：WO0201709A3

公开(公告)日：2002-07-18

申请号：PCT/EP0106958

申请日：2001-06-19

Applicant: KONINKL PHILIPS ELECTRONICS NV

Inventor： LUO SIFEN ,  SOWLATI TIRDAD

IPC: H03F1/02 ,  H03F1/30 ,  H03F3/19 ,  H03F3/193 ,  H03F3/343 ,  H03F3/345

CPC classification number: H03F3/19 ,  H03F1/301 ,  H03F3/193 ,  H03F3/3432 ,  H03F3/345

Abstract: A high-frequency amplifier circuit includes an amplifying transistor and a driver transistor, with the amplifying transistor being connected in either a common emitter or a common source configuration and the driver transistor being connected in a corresponding common collector or a common drain configuration, depending upon whether bipolar or field effect transistors are used. A current-mirror bias circuit is coupled between an input terminal and an output terminal of the driver transistor, with a resistor being provided for coupling the current mirror to the input terminal of the driver transistor. The resistor, which typically has a value of between about 20 and 100 ohms, provides a negative impedance cancellation effect while minimizing power consumption at low bias levels.

Abstract translation: 高频放大器电路包括放大晶体管和驱动晶体管，放大晶体管以公共发射极或公共源配置连接，驱动晶体管连接在相应的公共集电极或公共漏极配置中，具体取决于 是否使用双极或场效晶体管。 电流镜偏置电路耦合在驱动晶体管的输入端和输出端之间，提供电阻用于将电流镜耦合到驱动晶体管的输入端。 通常具有约20和100欧姆之间的值的电阻器提供负阻抗消除效应，同时使低偏置电平下的功率消耗最小化。

公开(公告)号：WO9631947A3

公开(公告)日：1997-01-09

申请号：PCT/FI9600179

申请日：1996-04-02

Applicant: NOKIA TELECOMMUNICATIONS OY ,  DEKKER ANDRE

Inventor： DEKKER ANDRE

IPC: H03F1/32 ,  H03F1/34 ,  H03F3/343 ,  H03F3/45

CPC classification number: H03F1/3211 ,  H03F3/45479

Abstract: A known linear RF detector comprises a detector part having a detector diode (D1a) biased with a bias current (Ib), and a linearizer part having an operation amplifier (OA1) and a diode in its feedback path. The major drawback of the known detector concerns the output offset voltages, the values of which can be predicted only if the diodes are matched diodes and have the same temperature. Because of this, the detector part and the linearizer part cannot be placed on different circuit boards. The invention solves the problem by placing a transistor circuit (Q3a, Q2a) in the feedback path such that it generates an offset voltage at the output of the operation amplifier, the voltage being the sum of the base-emitter voltages of the transistors of the circuit. Further, a second transistor circuit (Q3b, Q2b) is arranged at the output of the operation amplifier such that it generates a voltage at the output of the operation amplifier that compensates for the sum of the base-emitter voltages of the transistor circuit. The voltages thus cancel each other and the output offset voltage of the detector is zero.

公开(公告)号：WO2017195864A1

公开(公告)日：2017-11-16

申请号：PCT/JP2017/017881

申请日：2017-05-11

Applicant: 三菱電機株式会社

Inventor： 加賀野　未来 ,  尾込　智和

IPC: H03F3/343 ,  G05F3/26 ,  G07D7/00 ,  H03K17/687

Abstract: バイアス電流回路（１１６）は、電流源（２０１）をドレイン端子とゲート端子に接続したＮ形ＭＯＳＦＥＴ（２０２）と、バイアス電流の出力端子（２１２，２１３）をドレイン端子に接続しソース端子を接地したＮ形ＭＯＳＦＥＴ（２０３，２０４）と、を備える。さらに、バイアス電流回路（１１６）は、Ｎ形ＭＯＳＦＥＴ（２０２）及びＮ形ＭＯＳＦＥＴ（２０３，２０４）のゲート端子にドレイン端子とソース端子のいずれか一方及び他方を接続するＮ形ＭＯＳＦＥＴ（２０５）と、Ｎ形ＭＯＳＦＥＴ（２０３，２０４）のゲート端子にドレイン端子を接続しソース端子を接地するＮ形ＭＯＳＦＥＴ（２０６）と、を備える。バイアス電流を供給時にＬｏｗとなり、停止時にＨｉｇｈとなる制御信号をＮ形ＭＯＳＦＥＴ（２０６）のゲート端子に入力し、制御信号の反転信号をＮ形ＭＯＳＦＥＴ（２０５）のゲート端子に入力する。

Abstract translation:

电流发生器（116），漏极和N型MOSFET连接的电流源（201）到漏极端子和栅极端子（202），所述偏置电流的输出端（212，213） 以及连接到该端子并具有源极端子接地的N型MOSFET（203,204）。 此外，偏置电流电路（116）包括N型MOSFET（202），其连接一个或另一个的漏极和源极端到的栅极端子和N型MOSFET（203和204）的（205）N型MOSFET 包括N型MOSFET（206）和接地的源极终端和连接到N型MOSFET（203和204）的栅极端子的漏极端子。 供给期间变为低偏置电流，输入停止N型MOSFET（206）的栅极端子时，其变为高的控制信号，并输入控制信号到N型MOSFET（205）的栅极端子的反相信号。

公开(公告)号：WO2016170622A1

公开(公告)日：2016-10-27

申请号：PCT/JP2015/062263

申请日：2015-04-22

Applicant: オリンパス株式会社

Inventor： 大澤　雅人 ,  原田　靖也 ,  加藤　秀樹

IPC: H03F1/26 ,  H03F3/343 ,  H03F3/68 ,  H03G3/00 ,  H03M1/12

CPC classification number: H03F3/72 ,  H03F1/26 ,  H03F3/45475 ,  H03F2200/135 ,  H03F2200/213 ,  H03F2200/411 ,  H03F2200/45 ,  H03F2203/45514 ,  H03F2203/45551 ,  H03F2203/7231 ,  H03G1/0094 ,  H03G3/001 ,  H03M1/1245

Abstract: 半導体装置は、第１可変ゲインアンプと、第２可変ゲインアンプと、容量性の負荷を有する負荷回路と、選択スイッチと、を有する。前記第１可変ゲインアンプと前記第２可変ゲインアンプとは、スイッチトキャパシタ型の可変ゲインアンプを構成する。前記選択スイッチは、前記第１可変ゲインアンプの増幅率が所定のゲイン以下である場合、前記第１可変ゲインアンプと前記負荷回路とが接続され、前記第１可変ゲインアンプの増幅率が所定のゲインよりも大きい場合、前記第２可変ゲインアンプが前記第１可変ゲインアンプと前記負荷回路との間に接続されるように、前記第１可変ゲインアンプと前記第２可変ゲインアンプと前記負荷回路との接続を切り替える。

Abstract translation: 该半导体器件具有第一可变增益放大器，第二可变增益放大器，具有电容负载的负载电路和选择开关。 第一可变增益放大器和第二可变增益放大器构成开关电容型可变增益放大器。 选择开关在第一可变增益放大器，第二可变增益放大器和负载电路之间执行连接切换，使得第一可变增益放大器和负载电路在第一变量的放大系数 增益放大器等于或小于预定增益，并且在第一可变增益放大器的放大系数大于预定增益的情况下，第二可变增益放大器连接在第一可变增益放大器和负载电路之间。

公开(公告)号：WO2015056366A1

公开(公告)日：2015-04-23

申请号：PCT/JP2014/002464

申请日：2014-05-09

Applicant: 日本電気株式会社

Inventor： 高橋　清彦

IPC: H03F1/06 ,  H03F3/21 ,  H03F3/343

CPC classification number: H03F1/0222 ,  H03F3/19 ,  H03F3/2173 ,  H03F3/2178 ,  H03F2200/171 ,  H03F2200/432 ,  H03F2200/462 ,  H03F2200/78

Abstract: 電源回路（１０）は、入力信号に基づいて線形増幅信号を生成するリニア増幅部（１１）と、線形増幅信号に基づいて第１の周波数帯域の第１のスイッチング増幅信号を生成する第１のスイッチング増幅部（１２）と、第１のスイッチング増幅信号に基づいて第２の周波数帯域の第２のスイッチング増幅信号を生成する第２のスイッチング増幅部（１３）と、線形増幅信号、第１及び第２のスイッチング増幅信号を合成した合成信号を電源として外部回路へ供給する電源供給部（１４）と、を備えるものである。これにより、電力効率を向上することができる。

Abstract translation: 电源电路（10）具有：线性放大单元（11），用于根据输入信号产生线性放大信号; 第一开关放大单元（12），用于基于线性放大信号产生第一频带中的第一开关放大信号; 第二开关放大单元，用于根据第一开关放大信号在第二频带中产生第二开关放大信号; 以及电源供给单元（14），用于向作为电源的外部电路提供合成了线性放大信号和第一和第二开关放大信号的合成信号。 因此，可以提高功率效率。