半导体器件的多层铜线路检测方法

    公开(公告)号:CN115900554A

    公开(公告)日:2023-04-04

    申请号:CN202211092367.1

    申请日:2022-09-08

    Abstract: 本申请提供一种半导体器件的多层铜线路检测方法,该方法包括对待分析半导体器件的金属盖进行处理,以去除待分析半导体器件的金属盖;基于切片机对去金属盖的待分析半导体器件进行切割处理;基于暴露的第一层线路的图像检测第一层线路的宽度和长度;对待分析半导体器件进行抛光,直至待分析半导体器件的第二层线路暴露;基于蚀刻液对待分析半导体器件进行蚀刻处理,以去除铜延展部分;第二层线路的图像对第二层线路的宽度和长度进行检测;测待分析半导体器的所有线路层的宽度和长度。本申请能够检测半导体多层线路的宽度和长度,同时能够克服铜延展对线路的宽度和长度检测的影响,从而能够提高线路的宽度和长度的检测精度。

    功率器件封装装置及方法
    7.
    发明公开

    公开(公告)号:CN114334846A

    公开(公告)日:2022-04-12

    申请号:CN202111667542.0

    申请日:2021-12-31

    Abstract: 本申请提供了一种功率器件封装装置及方法,涉及电子的技术领域。功率器件封装装置包括:第二金属绝缘基板和第一金属绝缘基板中的至少一个具有金属绝缘焊坝,以用于第一金属绝缘基板与第二金属绝缘基板连接时形成对芯片的封装;互联线路主体对应与第一金属绝缘基板,和/或第二金属绝缘基板一体化连接,金属柱体的至少一部分的结构被配置于第一金属绝缘基板的内部或第二金属绝缘基板的内部,且互联线路主体与芯片连接。将第二金属绝缘基板与第一金属绝缘基板配合替代传统塑封作为芯片封装的外壳,能够提高其散热能力,且通过互联线路主体将芯片与外部电路导通,提高了抗跌落能力和抗翘曲能力的同时,也能减小封装装置的尺寸。

Patent Agency Ranking