公开(公告)号：CN115331724A

公开(公告)日：2022-11-11

申请号：CN202110508166.4

申请日：2021-05-10

申请人： 中国科学院微电子研究所 ,  真芯(北京)半导体有限责任公司

发明人： 郑相贤 ,  杨红 ,  杨涛 ,  王文武 ,  李俊杰 ,  李永亮

IPC分类号： G11C29/08

摘要： 本发明提供一种存储器晶圆测试系统及方法，该系统包括：主处理器、第一存储器、第二存储器以及冗余处理器，其中，主处理器用于控制测试装置对待测存储器晶圆依次执行在先的一个测试类型的各测试项目，每次执行完一个测试项目，将待测存储器晶圆对应该测试项目的不良位元信息保存到第一存储器，并将不良位元信息从第一存储器拷贝到第二存储器；冗余处理器用于根据第二存储器中的不良位元信息依次获取待测存储器晶圆对应每个测试项目的不良位元数量。本发明能够减少整体测试时间，提高测试效率。

公开(公告)号：CN114446335A

公开(公告)日：2022-05-06

申请号：CN202011218188.9

申请日：2020-11-04

申请人： 中国科学院微电子研究所 ,  真芯(北京)半导体有限责任公司

发明人： 康卜文 ,  杨红 ,  杨涛 ,  王文武 ,  范正萍 ,  殷华湘

IPC分类号： G11C5/06

摘要： 本申请公开了一种堆叠式存储器及其存储裸片的重置方法，包括：多个存储裸片；每一存储裸片设置有重置电路，具有独立的熔断信息，所述熔断信息是将存储裸片中设置的多组熔丝中的一组熔丝，按照一种熔断排列组合方式熔断获得，存储裸片所使用的熔断排列组合方式是根据堆叠式存储器制造过程依序确定的；每一存储裸片由包含熔断信息的信号单独选择和控制。也即，本申请堆叠式存储器中的存储裸片可以沿水平方向来区分选择和控制，通过在每一存储裸片中设置重置电路，在需要将存储裸片取下来重复利用时，可通过重置电路重置其上的熔断信息，使得存储裸片中剩余未被使用的熔丝组可以被使用，从而达到存储裸片能够被再次使用的目的，提高了芯片的活用性。

公开(公告)号：CN114093782A

公开(公告)日：2022-02-25

申请号：CN202010859056.8

申请日：2020-08-24

申请人： 中国科学院微电子研究所 ,  真芯(北京)半导体有限责任公司

发明人： 朴灿圭 ,  杨红 ,  杨涛 ,  王文武 ,  李俊峰 ,  李永亮

IPC分类号： H01L21/66 ,  H01L21/768

摘要： 本发明公开一种芯片和芯片的制造方法，涉及芯片领域，以使芯片衬底上和衬底内的裂纹都被检测到。芯片包括衬底、形成于衬底上的器件层、位于器件层上的互连层以及检测结构物，检测结构物用于检测芯片是否出现裂纹；检测结构物包括形成于衬底内的内部导电结构以及位于衬底上的外部导电结构，外部导电结构形成在内部导电结构上；其中，衬底具有中心区域以及围绕中心区域的外围区域，器件层形成在中心区域上，内部导电结构位于外围区域内，外部导电结构形成在外围区域上。本发明提供的一种芯片和芯片的制造方法用于检测芯片衬底上和衬底内的裂纹。

公开(公告)号：CN116133389A

公开(公告)日：2023-05-16

申请号：CN202111035772.5

申请日：2021-09-06

申请人： 中国科学院微电子研究所 ,  真芯(北京)半导体有限责任公司

发明人： 张铉瑀 ,  许民 ,  吴容哲 ,  李俊杰 ,  周娜 ,  李琳 ,  王佳 ,  杨红

IPC分类号： H10B12/00

摘要： 本发明提供的一种半导体结构、DRAM以及半导体结构的制作方法，涉及半导体技术领域，包括：半导体衬底上设置有由模制氧化层和支撑件交替构成的叠层结构；叠层结构中形成有接触孔，接触孔内形成下电极；牺牲层设置在叠层结构上，且牺牲层由含碳材料形成；硬掩模层设置在牺牲层上。在上述技术方案中，将牺牲层采用含碳的材料形成，这种材料会使牺牲层本身就具备一定的硬度，所以该牺牲层既能够作为牺牲层的功能使用，还能够具备硬掩模层的功能作为硬掩模层而使用，由此就可以降低原硬掩模层的厚度，进而降低整体的厚度，这样，后续电介质膜蒸镀时，电介质膜的散布就会变好，电容器的散布也会得到有效的改善，使半导体元件的性能得到提高。

公开(公告)号：CN115762615A

公开(公告)日：2023-03-07

申请号：CN202111032560.1

申请日：2021-09-03

申请人： 中国科学院微电子研究所 ,  真芯(北京)半导体有限责任公司

发明人： 朴燦圭 ,  杨红 ,  杨涛 ,  王文武 ,  李俊杰 ,  陈睿

IPC分类号： G11C29/08 ,  G11C7/12

摘要： 本公开提供一种半导体存储器的检测方法及装置，所述方法包括：确定半导体存储器中的至少一个存储单元；向所述至少一个存储单元中写入第一位信息；在经过预设时间后，读取所述至少一个存储单元中的位信息，将其中第一位信息变为第二位信息的存储单元确定为不良存储单元，所述不良存储单元中存储电容与相邻位线之间存在电位影响。本公开可以检测出存储单元与位线之间的微小不良，相对于现有技术可以提高不良检测水平并减少检测费用。

公开(公告)号：CN115083501A

公开(公告)日：2022-09-20

申请号：CN202110275054.9

申请日：2021-03-15

申请人： 中国科学院微电子研究所 ,  真芯(北京)半导体有限责任公司

发明人： 孙永载 ,  杨红 ,  杨涛 ,  李俊杰 ,  王文武 ,  罗军

IPC分类号： G11C29/12

摘要： 本申请公开了一种测试元件组及测试方法，通过将设计于存储器中的位线感测放大器的电路结构复制到测试元件组中，并将每一位线感测放大器中用于连接位线和参考位线的端子分别作为测试端的同时，将用于连接位线的端子合并起来连接到一电压输入线，将用于连接参考位线的端子合并起来连接到另一电压输入线，从而通过向两条电压输入线同时输入电源电压或接地电压，以选择性测量各个位线感测放大器在两种输入情况下的电流。由于位线感测放大器是影响存储器读写速度的主要电路，因此测量的电流分布可以反映存储器的局部差异数据，由这些局部差异数据可以对半导体存储器器件的读写速度进行评估。

公开(公告)号：CN115050403A

公开(公告)日：2022-09-13

申请号：CN202110255576.2

申请日：2021-03-09

申请人： 中国科学院微电子研究所 ,  真芯(北京)半导体有限责任公司

发明人： 康卜文 ,  杨红 ,  杨涛 ,  李俊杰 ,  王文武 ,  张欣

IPC分类号： G11C11/4074

摘要： 本发明公开了一种电源控制装置及其控制方法，包括：第一延时模块、第二延时模块、与非门、第一非门至第三非门、输入端和输出端；输入端通过第一非门与第一延时模块的输入和第二延时模块的输入电连接；第一延时模块的输出与与非门的一个输入电连接，第二延时模块的输出通过第二非门与与非门的另一个输入电连接；与非门的输出通过第三非门与输出端电连接；输入端用于与存储器的刷新控制端电连接，输出端用于与存储器的电源装置电连接，以控制电源装置的启动与关闭。在刷新控制端与电源装置之间通过增设电源控制装置，以在自刷新动作周期内，只有一部分时间内电源装置提供电源，在实际不执行自刷新动作的另一部分时间内电源装置关闭，减少电流消耗。

公开(公告)号：CN114823365A

公开(公告)日：2022-07-29

申请号：CN202110113777.9

申请日：2021-01-27

申请人： 中国科学院微电子研究所 ,  真芯(北京)半导体有限责任公司

发明人： 尹泰甲 ,  杨红 ,  杨涛 ,  李俊杰 ,  王文武 ,  李俊峰

IPC分类号： H01L21/56

摘要： 本发明提供一种芯片注塑装置及方法，该注塑装置包括：模具罩和喷嘴组件，模具罩用于粘合到待注塑的芯片结构上，该待注塑的芯片结构包括基板及位于基板上的多个芯片，模具罩具有与芯片数量相匹配的多个格状结构，每个格状结构包括顶壁和环绕顶壁的四周侧壁，每个格状结构内部形成一空腔，每个格状结构的顶壁上分别设置有开孔，当模具罩粘合到待注塑的芯片结构上时，每个格状结构的空腔内对应地容纳一个芯片；喷嘴组件包括与模具罩上的开孔相对应设置的多个喷嘴，每个喷嘴用于通过对应的开孔向格状结构的空腔注入注塑用的涂层液。本发明能够解决注塑工艺中出现的引线倾斜、引线暴露的问题。

公开(公告)号：CN114446334A

公开(公告)日：2022-05-06

申请号：CN202011218164.3

申请日：2020-11-04

申请人： 中国科学院微电子研究所 ,  真芯(北京)半导体有限责任公司

发明人： 康卜文 ,  杨红 ,  杨涛 ,  王文武 ,  李俊峰 ,  殷华湘

IPC分类号： G11C5/06

摘要： 本申请公开了一种堆叠式存储器及其制造方法，包括：多个存储裸片，每一存储裸片具有独立的熔断信息，熔断信息是将存储裸片中设置的预设数量的熔丝，按照熔丝的熔断排列组合方式熔断获得，每一存储裸片中预设数量熔丝的熔断排列组合方式是根据堆叠式存储器制造过程依序确定的；每一存储裸片可由包含熔断信息的信号单独选择和控制。本申请在去除逻辑裸片的基础上，在堆叠式存储器制造过程中，依序为每一存储裸片确定一种熔断排列组合方式，以获得一个独立的熔断信息，从而每一存储裸片可由包含熔断信息的信号单独选择和控制，从而每一存储裸片上也就不需要硅通孔来区分存储分区，进而可以达到减少硅通孔、节省成本的效果。

公开(公告)号：CN114200370A

公开(公告)日：2022-03-18

申请号：CN202010988039.4

申请日：2020-09-18

申请人： 中国科学院微电子研究所 ,  真芯(北京)半导体有限责任公司

发明人： 郑相贤 ,  杨红 ,  杨涛 ,  王文武 ,  范正萍 ,  殷华湘

IPC分类号： G01R35/00

摘要： 本发明公开一种测试设备及集成电路测试方法，涉及集成电路测试领域，以解决如何简单方便的制造集校准及测试功能为一体的测试设备。所述一种测试芯片包括：测试机以及与所述测试机电连接的系统校准探卡；所述测试机用于向所述系统校准探卡提供测试信息；所述系统校准探卡用于将所述测试信息序列发送至测试件，以及接收所述测试件根据所述测试信息发送的反馈信息，向所述测试机发送反馈信息；所述测试机还用于根据所述测试信息与所述反馈信息确定测试机的校准值。所述集成电路测试方法包括上述技术方案所提的。本发明提供的一种测试设备和集成电路的测试方法用于制造更加简单方便的集校准及测试功能为一体的测试设备。