一种软错误感知的FPGA布局布线方法

    公开(公告)号:CN113505561B

    公开(公告)日:2024-11-05

    申请号:CN202110738637.0

    申请日:2021-06-30

    IPC分类号: G06F30/394 G06F30/398

    摘要: 本发明涉及一种软错误感知的FPGA布局布线方法,先完成对FPGA内布线资源发生的软错误的分析与建模;基于对软错误模型的研究,在布局布线过程中引入抗辐射因子,增加布局布线方法的软错误感知能力;针对布局过程中因随机过程和迭代而导致的收敛慢的问题,使用直接过程加强化学习的方法对布局流程进行优化,使布局过程更加智能高效;针对布线速度慢的问题,在新型重布线策略的基础上对不同特征的线网进行递归划分,进而采取不同的并行布线策略完成并行布线过程。该布局布线方法具有软错误感知的能力,可以缓解因FPGA内布线资源发生软错误而对电路性能造成的影响,同时能够在增加系统智能化程度的基础上,降低系统编译时间。

    一种自动化的FPGA故障注入测试系统以及方法

    公开(公告)号:CN113886158B

    公开(公告)日:2024-04-02

    申请号:CN202111145489.8

    申请日:2021-09-28

    IPC分类号: G06F11/22 G06F11/263

    摘要: 本发明涉及一种自动化的FPGA故障注入测试系统以及方法,该方法包括通过上位机软件读取待测电路文件;提取其中的输入输出信号等用户设计相关的信息;根据提取的信息自动生成用户设计控制电路,并与预定义的故障注入控制电路进行互连结合,自动生成完整的故障注入系统文件;通过Tcl脚本自动执行下位机硬件的综合实现过程;从而实现故障注入系统的自动化生成。本发明降低了故障注入系统的开发难度和使用门槛,节省了手工搭建故障注入系统的繁琐,使得设计人员无需深入研究复杂的FPGA设计方法,无需具备电路设计基础,即可方便进行故障注入系统的开发与搭建,提升了故障注入系统的使用范围,设计人员可以快速便捷地评估FPGA电路的可靠性。

    一种FPGA比特流加解密系统安全性评估的方法和装置

    公开(公告)号:CN116886275A

    公开(公告)日:2023-10-13

    申请号:CN202310484311.9

    申请日:2023-04-28

    IPC分类号: H04L9/08

    摘要: 本发明属于FPGA安全领域,具体涉及一种FPGA比特流加解密系统安全性评估的方法和装置,旨在解决现有的FPGA芯片存在加密比特流被解析的风险,若无法有效检测,会造成极大的安全性隐患的问题。本发明方法包括:获取加密比特流,作为第一比特流;基于明文比特流中各子功能对应的位置,对第一比特流进行密文修改,得到第二比特流;对第二比特流进行解密,并读取解密后的第二比特流的片段,作为第三比特流;将第三比特流与明文比特流进行比对,根据比对结果得到目标FPGA芯片其对应的比特流加解密系统的安全性。本发明实现了对FPGA芯片中可能被解析的加密比特流的有效检测,即评估,提升了FPGA芯片的安全性。

    一种软错误感知的FPGA布局布线方法

    公开(公告)号:CN113505561A

    公开(公告)日:2021-10-15

    申请号:CN202110738637.0

    申请日:2021-06-30

    IPC分类号: G06F30/394 G06F30/398

    摘要: 本发明涉及一种软错误感知的FPGA布局布线方法,先完成对FPGA内布线资源发生的软错误的分析与建模;基于对软错误模型的研究,在布局布线过程中引入抗辐射因子,增加布局布线方法的软错误感知能力;针对布局过程中因随机过程和迭代而导致的收敛慢的问题,使用直接过程加强化学习的方法对布局流程进行优化,使布局过程更加智能高效;针对布线速度慢的问题,在新型重布线策略的基础上对不同特征的线网进行递归划分,进而采取不同的并行布线策略完成并行布线过程。该布局布线方法具有软错误感知的能力,可以缓解因FPGA内布线资源发生软错误而对电路性能造成的影响,同时能够在增加系统智能化程度的基础上,降低系统编译时间。

    一种基于配置码流的FPGA故障注入复合模型

    公开(公告)号:CN107092539B

    公开(公告)日:2020-05-19

    申请号:CN201710103760.9

    申请日:2017-02-24

    IPC分类号: G06F11/22 G06F11/263

    摘要: 一种基于配置码流的FPGA故障注入复合模型,包括空间遍历模型、环境重建模型、定点精确模型、资源导向模型和多位翻转模型,各模型针对不同的研究目的和不同的电路设计,在FPGA的配置码流层面上获取相应目标配置位的地址信息,并据此对FPGA电路执行单粒子翻转故障注入。本发明的复合模型可以从整体、从局部、从不同研究目的、从不同电路类型多个角度评估FPGA电路对单粒子翻转效应的敏感度,克服了现有故障注入模型应用范围和应用情境的单一性,同时有针对性的对部分配置位而不总是对全部配置位进行单粒子翻转故障注入,大大提高了执行效率。