-
公开(公告)号：CN109656870A
公开(公告)日：2019-04-19
申请号：CN201811378251.8
申请日：2018-11-19
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
摘要： 一种SRAM型FPGA在轨动态重构管理的系统及方法，支持最多四通道、六种型号SRAM型FPGA，具备上电配置、动态配置、定时刷新、回读刷新、定时回读、动态重构、轮询校验的能力，多项工作任务在动态重构管理芯片的统一调度下进行切换，通过硬控制信号或串口控制指令进行工作模式调整，并且通过串口控制指令能够获取内部工作状态信息。
-
公开(公告)号：CN107092539A
公开(公告)日：2017-08-25
申请号：CN201710103760.9
申请日：2017-02-24
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： G06F11/22 , G06F11/263
摘要： 一种基于配置码流的FPGA故障注入复合模型，包括空间遍历模型、环境重建模型、定点精确模型、资源导向模型和多位翻转模型，各模型针对不同的研究目的和不同的电路设计，在FPGA的配置码流层面上获取相应目标配置位的地址信息，并据此对FPGA电路执行单粒子翻转故障注入。本发明的复合模型可以从整体、从局部、从不同研究目的、从不同电路类型多个角度评估FPGA电路对单粒子翻转效应的敏感度，克服了现有故障注入模型应用范围和应用情境的单一性，同时有针对性的对部分配置位而不总是对全部配置位进行单粒子翻转故障注入，大大提高了执行效率。
-
公开(公告)号：CN106802645A
公开(公告)日：2017-06-06
申请号：CN201611193066.2
申请日：2016-12-21
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： G05B23/02
CPC分类号： G05B23/0213
摘要： 本发明公开了一种FPGA单粒子翻转故障模拟系统和方法，其中，所述系统包括：包括TCL脚本控制模块上位机，以及，包括待测电路、对比电路和监控电路的下位机；TCL脚本控制模块，用于进行单粒子翻转故障模拟和监控结果数据的获取；待测电路，用于在模拟的单粒子翻转故障环境下运行；对比电路，用于在正常环境下运行；监控电路，用于对待测电路和对比电路的电路运行状态进行监控。在本发明中，位于上位机的TCL脚本控制模块直接控制单粒子翻转故障模拟的流程，无需下位机硬件控制电路的辅助；下位机电路的设计不依赖于目标FPGA器件的特性，与器件架构无关，移植到其他FPGA器件时无需更改用户设计。
-
公开(公告)号：CN107092539B
公开(公告)日：2020-05-19
申请号：CN201710103760.9
申请日：2017-02-24
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： G06F11/22 , G06F11/263
摘要： 一种基于配置码流的FPGA故障注入复合模型，包括空间遍历模型、环境重建模型、定点精确模型、资源导向模型和多位翻转模型，各模型针对不同的研究目的和不同的电路设计，在FPGA的配置码流层面上获取相应目标配置位的地址信息，并据此对FPGA电路执行单粒子翻转故障注入。本发明的复合模型可以从整体、从局部、从不同研究目的、从不同电路类型多个角度评估FPGA电路对单粒子翻转效应的敏感度，克服了现有故障注入模型应用范围和应用情境的单一性，同时有针对性的对部分配置位而不总是对全部配置位进行单粒子翻转故障注入，大大提高了执行效率。
-
公开(公告)号：CN106802645B
公开(公告)日：2019-06-04
申请号：CN201611193066.2
申请日：2016-12-21
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： G05B23/02
摘要： 本发明公开了一种FPGA单粒子翻转故障模拟系统和方法，其中，所述系统包括：包括TCL脚本控制模块上位机，以及，包括待测电路、对比电路和监控电路的下位机；TCL脚本控制模块，用于进行单粒子翻转故障模拟和监控结果数据的获取；待测电路，用于在模拟的单粒子翻转故障环境下运行；对比电路，用于在正常环境下运行；监控电路，用于对待测电路和对比电路的电路运行状态进行监控。在本发明中，位于上位机的TCL脚本控制模块直接控制单粒子翻转故障模拟的流程，无需下位机硬件控制电路的辅助；下位机电路的设计不依赖于目标FPGA器件的特性，与器件架构无关，移植到其他FPGA器件时无需更改用户设计。
-
公开(公告)号：CN105718693B
公开(公告)日：2018-12-21
申请号：CN201610059778.9
申请日：2016-01-28
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： G06F17/50
摘要： 本发明提供了一种基于配置无关位的FPGA电路逻辑覆盖优化方法，基于一个给定的电路，通过电路仿真，敏感度评估等方法，获得所有LUT中具有CDC特性的配置位，并以反向拓扑排序方法，对所有LUT中的无关位进行重新赋值，使发生在LUT扇入逻辑和互连中的单粒子翻转软错误得到有效地屏蔽，从而使由这类软错误引起的系统错误率降到最低。在不改变电路逻辑功能的情况下改变目标线网的信号概率，实现用户电路的逻辑优化。使用本发明可以提高FPGA中用户电路的可靠性，且不增加额外的电路资源开销。
-
公开(公告)号：CN105718693A
公开(公告)日：2016-06-29
申请号：CN201610059778.9
申请日：2016-01-28
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： G06F17/50
CPC分类号： G06F17/5009 , G06F17/5054 , G06F17/5081
摘要： 本发明提供了一种基于配置无关位的FPGA电路逻辑覆盖优化方法，基于一个给定的电路，通过电路仿真，敏感度评估等方法，获得所有LUT中具有CDC特性的配置位，并以反向拓扑排序方法，对所有LUT中的无关位进行重新赋值，使发生在LUT扇入逻辑和互连中的单粒子翻转软错误得到有效地屏蔽，从而使由这类软错误引起的系统错误率降到最低。在不改变电路逻辑功能的情况下改变目标线网的信号概率，实现用户电路的逻辑优化。使用本发明可以提高FPGA中用户电路的可靠性，且不增加额外的电路资源开销。
-
公开(公告)号：CN109656870B
公开(公告)日：2023-07-04
申请号：CN201811378251.8
申请日：2018-11-19
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
摘要： 一种SRAM型FPGA在轨动态重构管理的系统及方法，支持最多四通道、六种型号SRAM型FPGA，具备上电配置、动态配置、定时刷新、回读刷新、定时回读、动态重构、轮询校验的能力，多项工作任务在动态重构管理芯片的统一调度下进行切换，通过硬控制信号或串口控制指令进行工作模式调整，并且通过串口控制指令能够获取内部工作状态信息。
-
-
-
-
-
-
-
搜索结果
8 条记录 (耗时 0.073 秒)
