公开(公告)号：CN107316871B

公开(公告)日：2023-08-25

申请号：CN201710243165.5

申请日：2017-04-13

申请人： 恩智浦美国有限公司

发明人： 阮纪明 ,  大卫·拉塞尔·蒂普尔

IPC分类号： H01L27/12 ,  H01L21/762 ,  H01L21/84

摘要： 本发明提供一种半导体装置，所述半导体装置包括第一导电类型的块状衬底、所述块状衬底中的第一绝缘体上半导体(SOI)块、所述第一SOI块中的所述第一导电类型的第一阱、所述第一SOI块中的第二导电类型的第二阱、围绕所述第一SOI块的周边的至少一部分的所述第一SOI块中的所述第一导电类型的第一护环，以及围绕所述第一SOI块的所述周边的至少一部分的所述第一SOI块中的所述第二导电类型的第二护环。所述第一导电类型不同于所述第二导电类型。

公开(公告)号：CN111130517A

公开(公告)日：2020-05-08

申请号：CN201911051585.9

申请日：2019-10-30

申请人： 恩智浦美国有限公司

发明人： 伊曼纽尔·楚库马·奥妮玛 ,  大卫·拉塞尔·蒂普尔

IPC分类号： H03K17/081 ,  H03K17/60 ,  H03K17/687

摘要： 公开了一种用于降低高速逻辑中的动态切换电流的方法和设备。所述设备可以包括CMOS逻辑电路，所述CMOS逻辑电路进而包括NMOS FinFET、第一PMOS FinFET以及第二PMOS FinFET。所述NMOS FinFET的栅极连接到所述第一PMOS FinFET的栅极，所述NMOS FinFET的漏极连接到所述第一PMOS FinFET的漏极，并且所述第二PMOS FinFET连接到所述第一PMOS FinFET以在所述第一PMOS FinFET的源极与所述漏极之间创建电容器。在一个实施例中，所述第二PMOS FinFET包含在单元中并且定位在所述单元的边缘处，所述单元还包含所述第一PMOS FinFET和所述NMOS FinFET。

公开(公告)号：CN107316871A

公开(公告)日：2017-11-03

申请号：CN201710243165.5

申请日：2017-04-13

申请人： 恩智浦美国有限公司

发明人： 阮纪明 ,  大卫·拉塞尔·蒂普尔

IPC分类号： H01L27/12 ,  H01L21/762 ,  H01L21/84

CPC分类号： H01L27/1207 ,  H01L21/823892 ,  H01L21/84 ,  H01L23/528 ,  H01L27/0928 ,  H01L29/0619 ,  H01L29/0649 ,  H01L27/1203 ,  H01L21/7624

摘要： 本发明提供一种半导体装置，所述半导体装置包括第一导电类型的块状衬底、所述块状衬底中的第一绝缘体上半导体(SOI)块、所述第一SOI块中的所述第一导电类型的第一阱、所述第一SOI块中的第二导电类型的第二阱、围绕所述第一SOI块的周边的至少一部分的所述第一SOI块中的所述第一导电类型的第一护环，以及围绕所述第一SOI块的所述周边的至少一部分的所述第一SOI块中的所述第二导电类型的第二护环。所述第一导电类型不同于所述第二导电类型。