公开(公告)号：CN105321944B

公开(公告)日：2019-07-05

申请号：CN201510185305.9

申请日：2015-04-20

申请人： 富士电机株式会社

发明人： 山路将晴

IPC分类号： H01L27/06 ,  H01L27/02 ,  H01L29/06

CPC分类号： H01L27/0921 ,  H01L21/761 ,  H01L21/823892

摘要： 本发明提供一种能够防止错误操作和/或损坏的半导体集成电路装置。在n‑型阱区2配置有低端控制电路部81。在n型阱区3配置有高端控制电路部82。n‑型阱区4包围在n型阱区3的周围。n‑型阱区2配置在n‑型阱区4的外侧。p型阱区5包围在n‑型阱区4的周围。n‑型阱区4以及p型阱区5构成在n‑型阱区2和n型阱区3之间的HVJT83。在p型阱区5配置有固定在GND电位的p+型接触区43以及第二信号电极45。并且，在p型阱区5，在HVJT83和p+型接触区43之间，配置有固定在比GND电位高的L‑VDD的电位的n+型接触区44以及第三信号电极46。

公开(公告)号：CN106206438B

公开(公告)日：2019-05-21

申请号：CN201510397128.0

申请日：2015-07-08

申请人： 台湾积体电路制造股份有限公司

发明人： 卢永晏 ,  宋家玮 ,  陈豪育

IPC分类号： H01L21/8238 ,  H01L27/092

CPC分类号： H01L27/0921 ,  H01L21/2255 ,  H01L21/823807 ,  H01L21/823821 ,  H01L21/823878 ,  H01L21/823892 ,  H01L27/0924 ,  H01L29/0653 ,  H01L29/1054 ,  H01L29/1083 ,  H01L29/66795 ,  H01L29/66803 ,  H01L29/7849 ,  H01L29/785

摘要： 本发明公开了半导体器件及其形成方法。该方法包括接收具有鳍的衬底，鳍穿过衬底上方的隔离结构而突出；蚀刻鳍的部分，从而产生沟槽；在沟槽的侧壁上形成掺杂的材料层；以及在沟槽中生长至少一个外延层。该方法还包括使隔离结构上方的至少一个外延层的第一部分暴露；以及实施退火工艺，从而将掺杂剂从掺杂的材料层驱至至少一个外延层的第二部分内。至少一个外延层的第一部分为半导体器件提供应变的沟道，并且至少一个外延层的第二部分提供穿通停止件。本发明的实施例还涉及用于FinFET器件的方法和结构。

公开(公告)号：CN105931983B

公开(公告)日：2019-01-04

申请号：CN201610074498.5

申请日：2016-02-02

申请人： 万国半导体股份有限公司

发明人： 秀明土子 ,  雷燮光

IPC分类号： H01L21/768 ,  H01L27/04

CPC分类号： H01L21/761 ,  H01L21/26586 ,  H01L21/266 ,  H01L21/823878 ,  H01L21/823892 ,  H01L29/0619 ,  H01L29/063 ,  H01L29/0646 ,  H01L29/0692 ,  H01L29/0821 ,  H01L29/1004 ,  H01L29/1008 ,  H01L29/1058 ,  H01L29/1066 ,  H01L29/42368 ,  H01L29/6625 ,  H01L29/66272 ,  H01L29/732 ,  H01L29/735 ,  H01L29/7816 ,  H01L29/7835 ,  H01L29/808

摘要： 本发明提出了一种半导体器件及其制备方法，该器件包括P‑型半导体衬底、在半导体衬底上方的N‑型阱、在N‑型阱中被一个或多个P‑型隔离结构隔开的P型区、以及在P‑型区下方被隔离结构隔开的N‑型穿通阻挡层。与N‑型阱相比，穿通阻挡层重掺杂。P‑型区在两个隔离结构之间的宽度等于或小于N‑型穿通阻挡层的宽度。半导体器件可以是双极晶体管、CMOS器件或DMOS器件。利用本发明的技术，任意器件组合可以集成在一个单独芯片上。

公开(公告)号：CN108572684A

公开(公告)日：2018-09-25

申请号：CN201810153596.7

申请日：2018-02-22

申请人： 精工爱普生株式会社

发明人： 角张秀幸

IPC分类号： G05F1/56

CPC分类号： H03K17/162 ,  H01L21/823892 ,  H01L27/0928 ,  H01L29/1095 ,  H03K17/06 ,  H03K2017/066 ,  H03K2217/0036 ,  G05F1/561

摘要： 本发明提供一种半导体装置以及使用该半导体装置的电子设备。该半导体装置具有：第1节点，其被提供第1电源电位；第2节点，其被提供低于第1电源电位的第2电源电位；信号端子，其至少用于输出信号；输出驱动器，其包括第1输出元件和第2输出元件，该第1输出元件在导通状态时向信号端子提供第1电源电位，该第2输出元件设置于与半导体衬底电分离的P阱中，在导通状态时，向信号端子提供第2电源电位；以及开关电路，其至少根据信号端子的电位向P阱选择性地提供电位。

公开(公告)号：CN108321116A

公开(公告)日：2018-07-24

申请号：CN201710036189.3

申请日：2017-01-17

申请人： 联华电子股份有限公司

发明人： 徐尉伦 ,  巩永谦 ,  叶铭琮 ,  刘彦秀 ,  吕安泰 ,  许尧壁 ,  龚吉富

IPC分类号： H01L21/762

CPC分类号： H01L27/0922 ,  H01L21/761 ,  H01L21/76224 ,  H01L21/823481 ,  H01L21/823878 ,  H01L21/823892 ,  H01L29/7813 ,  H01L21/762

摘要： 本发明公开一种具有半导体元件的集成电路结构及其制造方法。该集成电路结构包括：一基板，具有相对的一顶表面和一底表面，且基板具有多个区域；多个半导体元件形成于基板，且分别位于不同区域内，和一超深沟槽隔离结构，形成于基板内且围绕各个区域的周围，以隔离位于不同区域的该些半导体元件。其中超深沟槽隔离结构自基板的顶表面延伸至底表面而穿过基板。

公开(公告)号：CN104916575B

公开(公告)日：2018-03-16

申请号：CN201410088290.X

申请日：2014-03-11

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 王海强 ,  蒲贤勇 ,  程勇 ,  陈宗高 ,  陈轶群

IPC分类号： H01L21/762 ,  H01L21/336

CPC分类号： H01L21/266 ,  H01L21/30604 ,  H01L21/3081 ,  H01L21/76224 ,  H01L21/823878 ,  H01L21/823892 ,  H01L29/0653 ,  H01L29/0847 ,  H01L29/1045 ,  H01L29/1083 ,  H01L29/167 ,  H01L29/66659 ,  H01L29/66681 ,  H01L29/7835

摘要： 本发明提供一种半导体器件的制造方法，涉及半导体技术领域。本发明的半导体器件的制造方法，通过在刻蚀形成用于容置浅沟槽隔离的步骤之后、形成浅沟槽隔离的步骤之前增加使用一张掩膜进行三次离子注入的步骤，可以省略现有技术中的形成DPW、N‑Drift以及P‑Drift的三道掩膜工艺，因而可以减少两道掩膜工艺，有利于简化半导体器件的制造工艺，降低制造成本。

公开(公告)号：CN107316871A

公开(公告)日：2017-11-03

申请号：CN201710243165.5

申请日：2017-04-13

申请人： 恩智浦美国有限公司

发明人： 阮纪明 ,  大卫·拉塞尔·蒂普尔

IPC分类号： H01L27/12 ,  H01L21/762 ,  H01L21/84

CPC分类号： H01L27/1207 ,  H01L21/823892 ,  H01L21/84 ,  H01L23/528 ,  H01L27/0928 ,  H01L29/0619 ,  H01L29/0649 ,  H01L27/1203 ,  H01L21/7624

摘要： 本发明提供一种半导体装置，所述半导体装置包括第一导电类型的块状衬底、所述块状衬底中的第一绝缘体上半导体(SOI)块、所述第一SOI块中的所述第一导电类型的第一阱、所述第一SOI块中的第二导电类型的第二阱、围绕所述第一SOI块的周边的至少一部分的所述第一SOI块中的所述第一导电类型的第一护环，以及围绕所述第一SOI块的所述周边的至少一部分的所述第一SOI块中的所述第二导电类型的第二护环。所述第一导电类型不同于所述第二导电类型。

公开(公告)号：CN107180873A

公开(公告)日：2017-09-19

申请号：CN201710303816.5

申请日：2017-03-14

申请人： 马克西姆综合产品公司

发明人： J·夏 ,  M·A·祖尼加 ,  B·法特米扎德赫

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/336 ,  H01L21/8238

CPC分类号： H01L29/7823 ,  H01L21/31111 ,  H01L21/32133 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/82385 ,  H01L21/823857 ,  H01L21/823892 ,  H01L27/0922 ,  H01L29/063 ,  H01L29/0653 ,  H01L29/0696 ,  H01L29/0865 ,  H01L29/0878 ,  H01L29/0882 ,  H01L29/0886 ,  H01L29/1095 ,  H01L29/402 ,  H01L29/42368 ,  H01L29/42376 ,  H01L29/4238 ,  H01L29/66681 ,  H01L29/7816 ,  H01L29/7831 ,  H03K17/687 ,  H01L21/8238 ,  H01L29/0684

摘要： 一种横向双扩散金属氧化物半导体场效应(LDMOS)晶体管，包括硅半导体结构，该硅半导体结构包括：(a)基层，(b)在厚度方向上设置于该基层之上的p型减少表面场效应(RESURF)层，(c)在厚度方向上设置于该p型RESURF层之上的p体区，(d)均设置于该p体区中的源极p+区域和源极n+区域，(e)在正交于厚度方向的横向方向上邻近该p体区设置的高压n型横向扩散漏极(HVNLDD)，该HVNLDD接触该p型RESURF层，和(f)设置于该HVNLDD中的漏极n+区域。该LDMOS晶体管可进一步包括(a)在厚度方向上并且在p体区和HVNLDD的至少部分之上设置于硅半导体结构上的第一电介质层和(b)在厚度方向上设置于该第一电介质层上的第一栅极导体。

公开(公告)号：CN103594469B

公开(公告)日：2017-04-12

申请号：CN201210535885.6

申请日：2012-12-12

申请人： 台湾积体电路制造股份有限公司

发明人： 伍震威 ,  周学良 ,  苏柏智 ,  柳瑞兴

IPC分类号： H01L27/088 ,  H01L29/78 ,  H01L29/423 ,  H01L21/8234 ,  H01L21/336 ,  H01L21/28

CPC分类号： H01L21/82385 ,  H01L21/823885 ,  H01L21/823892 ,  H01L27/0922 ,  H01L27/0928

摘要： 一种器件包括具有第一导电类型的半导体层，以及位于所述半导体层上方的第一体区和第二体区，其中所述第一体区和第二体区具有与第一导电类型相反的第二导电类型。具有所述第一导电类型的掺杂半导体区设置在第一体区和第二体区之间并且接触所述第一体区和所述第二体区。第一栅电极和第二栅电极设置在所述栅极介电层上方并且分别与所述第一体区和所述第二体区重叠。所述第一栅电极和所述第二栅电极通过间隔相互物理分离，并且电互连。第一栅电极和第二栅电极之间的间隔与掺杂半导体区重叠。所述器件进一步包括包含MOS的器件。本发明还公开了垂直功率MOSFET晶体管及其形成方法。

公开(公告)号：CN103515378B

公开(公告)日：2017-04-12

申请号：CN201310260365.3

申请日：2013-06-26

申请人： 英飞凌科技股份有限公司

发明人： 克日什托夫·多曼斯基

IPC分类号： H01L27/02 ,  H01L21/82

CPC分类号： H01L21/823892 ,  H01L23/62 ,  H01L23/647 ,  H01L27/0251 ,  H01L27/0727 ,  H01L27/0921 ,  H01L29/78 ,  H01L2924/0002 ,  H01L2924/00

摘要： 提供了半导体装置和结构、以及方法，其中围绕半导体装置的衬底经由电阻元件偏置。