-
公开(公告)号：CN118969855A
公开(公告)日：2024-11-15
申请号：CN202411008145.6
申请日：2024-07-25
申请人： 杭州士兰集成电路有限公司
发明人： 王明辉
IPC分类号： H01L29/861 , H01L21/329 , H01L29/06
摘要： 本发明提供了一种二极管及其制造方法，二极管包括：衬底；外延层，位于所述衬底上；第一掺杂区，从所述外延层远离所述衬底的一面延伸至所述外延层内，所述第一掺杂区与所述外延层的掺杂类型相反；第一绝缘介质层，位于所述外延层上，所述第一绝缘介质层中形成有暴露出所述第一掺杂区的第一开口；多晶硅层，位于所述第一开口暴露出的所述第一掺杂区上，所述多晶硅层与所述第一掺杂区的掺杂类型相同；第二掺杂区，从所述多晶硅层远离所述衬底的一面延伸至部分所述多晶硅层中，所述第二掺杂区与所述多晶硅层的掺杂类型相反。本发明使得在降低二极管的电容的同时，还能避免影响二极管的电流导通能力和击穿电压等参数。
-
公开(公告)号：CN109678102B
公开(公告)日：2024-07-19
申请号：CN201811625593.5
申请日：2018-12-28
申请人： 杭州士兰集成电路有限公司 , 杭州士兰微电子股份有限公司
摘要： 本申请公开了MEMS结构及其制造方法。所述方法包括：在半导体衬底中形成空腔；在所述空腔上形成敏感膜片；以及在所述敏感膜片中形成多个敏感电阻；其中，所述敏感膜片包括岛状部以及围绕所述岛状部的连接部，所述岛状部的厚度大于所述连接部的厚度，并且所述多个敏感电阻位于所述连接部。该方法采用不均匀厚度的敏感膜片，使得压力集中于连接部以提高灵敏度。
-
公开(公告)号：CN109678103B
公开(公告)日：2024-07-16
申请号：CN201811625626.6
申请日：2018-12-28
申请人： 杭州士兰集成电路有限公司 , 杭州士兰微电子股份有限公司
摘要： 本申请公开了MEMS结构及其制造方法。所述方法包括：在半导体衬底中形成空腔；在所述半导体衬底的第一表面形成封闭所述空腔的敏感膜片；在所述空腔的内壁形成停止层；在所述半导体衬底的第二表面形成到达所述停止层的通道，所述第二表面与所述第一表面彼此相对；以及经由所述通道去除所述停止层。该方法在空腔内壁形成停止层，用于形成外部环境连通的通道，从而可以形成单芯片结构的压力传感器。
-
公开(公告)号：CN108600928B
公开(公告)日：2024-05-31
申请号：CN201810362532.8
申请日：2018-04-20
申请人： 杭州士兰集成电路有限公司
IPC分类号： H04R19/04
摘要： 公开了一种MEMS器件，其中，包括具有第一空腔的衬底；第一牺牲层，位于衬底上；第一背极板层，位于第一牺牲层上，第一背极板层的至少一部分由第一牺牲层支撑；第二牺牲层，位于第一背极板层上；振膜层，位于第二牺牲层上，振膜层的至少一部分由第二牺牲层支撑，使得振膜层与第一背极板层形成第一电容器；第三牺牲层，位于振膜层上；第二背极板层，位于第三牺牲层上，第二背极板层的至少一部分由第三牺牲层支撑，使得第二背极板层与振膜层形成第二电容器。通过将振膜层放置在第一背极板层以及第二背极板层之间，所形成的两个可变电容器进而组成差分式电容结构，满足市场对硅麦克风高灵敏度、低噪声的需求，从而提高MEMS器件的性能。
-
公开(公告)号：CN108117034B
公开(公告)日：2023-12-26
申请号：CN201711469518.X
申请日：2017-12-29
申请人： 杭州士兰集成电路有限公司 , 杭州士兰微电子股份有限公司
摘要： 本申请公开了MEMS组件及其制造方法。所述方法包括：在传感器芯片上形成凹槽；在器件芯片上形成焊盘；将所述传感器芯片与所述器件芯片键合，以形成键合组件；在所述传感器芯片的第一位置执行第一划片，以穿透所述传感器芯片到达所述凹槽；以及在所述传感器芯片的第二位置执行第二划片，以穿透所述传感器芯片和所述器件芯片，将所述键合组件分离成单个MEMS组件，其中，所述凹槽与所述焊盘的位置相对应，并且在所述第二划片的同时，在所述传感器芯片中形成开口，以暴露所述焊盘。该方法采用两次不同深度的划片暴露传感器芯片的焊盘和切割MEMS组件，从而提高良率和可靠性。
-
公开(公告)号：CN115332318B
公开(公告)日：2023-05-12
申请号：CN202211251735.2
申请日：2022-10-13
申请人： 杭州士兰集成电路有限公司
IPC分类号： H01L29/06 , H01L29/78 , H01L21/336
摘要： 公开了一种碳化硅VDMOS器件及其制备方法，包括：衬底，具有第一掺杂类型；外延层，具有第一掺杂类型，位于所述衬底上；体区，具有第二掺杂类型，位于所述外延层中，所述第一掺杂类型和所述第二掺杂类型相反；源区，具有第一掺杂类型，位于所述体区内；体接触区，具有第二掺杂类型，位于所述体区内且与所述源区邻接；栅介质层，位于所述外延层上；以及栅极导体，位于所述栅介质层上；其中，所述外延层包括由下至上依次层叠的第一外延层、第二外延层、第三外延层以及第四外延层。本发明的VDMOS器件在保证碳化硅VDMOS器件高耐压的前提下，降低其正向导通电阻。
-
公开(公告)号：CN106024898B
公开(公告)日：2023-04-18
申请号：CN201610556252.1
申请日：2016-07-12
申请人： 杭州士兰集成电路有限公司
IPC分类号： H01L29/78 , H01L21/336 , H01L29/423
摘要： 本发明揭示了一种沟槽功率器件及制作方法。本发明提供的一种沟槽功率器件及制作方法，通过将第一沟槽和第二沟槽顶部的栅极材料层氧化形成第二氧化层，并在第一沟槽和第二沟槽中栅极材料层顶部侧面留有阻止层，在第二沟槽中栅极材料层顶部两侧留有部分第二氧化层，再通过形成侧墙，从而使整个槽栅结构均被保护住，同时还减少了介质层淀积的步骤及该步骤产生的表面不平坦化，减少接触孔光刻层次，在现有光刻设备条件下使槽栅结构在加工工艺中不受到接触孔不稳定工艺的影响，实现更小线宽产品自对准功能，降低生产成本，使产品的参数和可靠性满足要求。
-
公开(公告)号：CN106057681B
公开(公告)日：2023-03-31
申请号：CN201610555402.7
申请日：2016-07-12
申请人： 杭州士兰集成电路有限公司
IPC分类号： H01L21/336 , H01L21/331 , H01L29/78 , H01L29/739 , H01L27/02
摘要： 本发明揭示了一种沟槽功率器件及制作方法。本发明提供的一种沟槽功率器件及制作方法，通过在半导体衬底中形成第一沟槽，并将第一阻止层、多晶硅材料层设置于所述第一沟槽中，进而实现了静电隔离结构设置在半导体衬底中，避免了静电隔离结构高于第二沟槽、第三沟槽的情况，使得半导体衬底表面平整，有效解决由于传统静电隔离结构的不平坦使后续的沉积工艺台阶覆盖能力不佳，特别是光刻出现匀胶不良，曝光异常，台阶处光刻胶偏薄无法有效作为刻蚀阻挡层等问题，从而实现器件结构，使参数和可靠性满足产品的要求。
-
公开(公告)号：CN115483266A
公开(公告)日：2022-12-16
申请号：CN202211043183.6
申请日：2022-08-29
申请人： 杭州士兰集成电路有限公司
IPC分类号： H01L29/06 , H01L29/872 , H01L21/329
摘要： 公开了一种半导体器件及其制造方法，该半导体器件包括：碳化硅衬底，具有第一掺杂类型；位于碳化硅衬底上的外延层，具有第一掺杂类型；位于外延层中的掺杂柱区，具有第二掺杂类型，第一掺杂类型和第二掺杂类型相反；其中，掺杂柱区通过沿选定的晶向方向进行隧道式离子注入形成，选定的晶向方向为[11‑20]、[11‑23]和[0001]晶向方向中的任一晶向方向；部分掺杂柱区作为半导体器件的欧姆接触区，掺杂柱区围绕的外延层作为半导体器件的势垒区。本申请的半导体器件在保证较高击穿电压同时，又保证了较小的正向压降，同时外延层的掺杂浓度提高可以改善正向压降的温度系数，更加有利于半导体器件在高温环境下的可靠性和参数性能。
-
公开(公告)号：CN114664817A
公开(公告)日：2022-06-24
申请号：CN202210215617.X
申请日：2022-03-07
申请人： 杭州士兰集昕微电子有限公司 , 杭州士兰集成电路有限公司
发明人： 王英杰
IPC分类号： H01L27/06 , H01L21/8222
摘要： 公开了一种瞬间电压抑制器件及其制造方法，包括：半导体衬底；位于半导体衬底上的隔离层和外延层；多个隔离结构，贯穿外延层并延伸至隔离层中，将器件在横向方向上分为第一区域、第二区域和第三区域；多个第一沟槽结构，位于第一区域和第三区域中，贯穿外延层、隔离层并延伸至半导体衬底中；阱区，位于第一区域的外延层中；第一注入区和第二注入区，位于第一区域和第二区域中；第三注入区，位于阱区两侧的外延层中，在阱区中第一注入区位于第二注入区的两侧。本申请通过第一沟槽结构将硅控整流单元的负极以及二极管的阳极从器件的背面引出，外延层上方的第一互联线没有限制，可以增加硅控整流单元的正极的电极宽度，降低单位面积电流密度。
-
-
-
-
-
-
-
-
-
搜索结果
492 条记录 (耗时 0.052 秒)
