-
公开(公告)号：CN1989545A
公开(公告)日：2007-06-27
申请号：CN200580024443.3
申请日：2005-05-18
Applicant: 索尼计算机娱乐公司
Abstract: 分离了用于呈现图像帧的呈现处理和用于使图像帧适于显示器的后处理。呈现处理单元42通过以预定帧频执行呈现、而不考虑为了输出到显示器而使图像帧应当满足的条件来生成图像帧序列。后处理单元50使由呈现处理单元生成的图像帧序列经受合并处理，以便生成并输出满足该条件的更新的图像帧序列。因为分离了呈现处理和后处理，所以可以生成图像帧序列而不考虑诸如显示器的分辨率和帧频之类的显示器规格。
-
公开(公告)号：CN1989480A
公开(公告)日：2007-06-27
申请号：CN200580024354.9
申请日：2005-06-02
IPC: G06F3/00
CPC classification number: G06F3/0482 , A63F13/10 , A63F13/533 , A63F2300/308 , G06F3/0481 , H04N21/42646 , H04N21/4312 , H04N21/4314 , H04N21/4781
Abstract: 利用了电视画面的数字家电的用户界面强烈要求视觉性良好和操作的简单。本发明将由表示可再现的媒体的种类的多个功能图标构成的功能图标排列(70)、以及表示可再现的内容的项目的多个内容图标构成的内容图标排列(72)以使其在菜单画面(50)的大致中央交叉的形式来显示。作为在功能图标排列(70)和内容图标排列(72)交叉的交叉区域(76)中显示的功能图标的活动画面图标(56)以与其他的功能图标不同的色彩被扩大显示。在内容图标排列(72)中在视觉上表现各内容的分级结构。
-
公开(公告)号：CN1985243A
公开(公告)日：2007-06-20
申请号：CN200580017674.1
申请日：2005-05-30
IPC: G06F12/08
CPC classification number: G06F12/0844 , G06F12/0862 , G06F12/0864 , G06F2212/6024
Abstract: 次要纹理高速缓存由数个纹理单元公用，和存储主存储器中的一部分数据。高速缓存控制CPU按照数个纹理单元的高速缓存未命中控制从主存储器到次要纹理高速缓存的重新装填操作，以便抑制次要纹理高速缓存中颠簸的出现。当数个操作单元以预定时间差访问相同存储器地址时，高速缓存控制CPU抑制重新装填操作的发生。
-
公开(公告)号：CN1972200A
公开(公告)日：2007-05-30
申请号：CN200610171887.6
申请日：2006-02-21
Applicant: 索尼计算机娱乐公司
CPC classification number: H04L67/38 , A63F13/12 , A63F13/335 , A63F2300/407 , A63F2300/5513 , A63F2300/5526 , H04L12/1813
Abstract: 在构成网络N上多个节点的计算机的至少一个上，存储表示节点之间链接的管理信息文件。每个节点的计算机在网络上的预定存储区域存储在该计算机上产生的数字信息段。该计算机响应于来自另一计算机的请求，发送存储的数字信息段到网络N。发出请求的计算机从网络N获得发送的数字信息段以及管理信息文件，并以对获得的数字信息段为特定的视图可视化该获得的数字信息段；可视化是根据发送请求的计算机的节点以及存储该获得的数字信息段的计算机的节点之间的关系而执行的，其中所述关系是使用管理信息文件来识别的。
-
公开(公告)号：CN1317682C
公开(公告)日：2007-05-23
申请号：CN03805720.4
申请日：2003-03-11
Applicant: 索尼计算机娱乐公司
IPC: G06T15/00
CPC classification number: G06F9/5083 , G06F9/5066 , G06F2209/501 , G06T1/20 , G06T15/005 , G06T2210/52 , G09G5/393 , G09G2360/121
Abstract: 一种系统包括几何处理器(502、504、506)和图形处理器(508、510、512)。通信信道(514)允许几何处理器与图形处理器之间的通信。控制处理器(524)可以通过通信信道与几何处理器和图形处理器进行通信。提供一种在计算机系统中处理图形数据的方法以确定几何处理器和图形处理器是否被有效地利用。如果必要的话，选择性地分配或不分配一个或多个几何处理器和图形处理器，以便在执行图形任务时提高图形处理电路的效率。
-
Patent Agency Ranking
公开(公告)号：CN1965581A
公开(公告)日：2007-05-16
申请号：CN200580019053.7
申请日：2005-06-03
IPC: H04N7/24
Abstract: 在没有其垂直分辨率的损失的情况下，显示逐行扫描图像。在图像编码装置101中，表示编码目标图像是隔行扫描图像还是逐行扫描图像的确定结果设置到扫描标志。表示图像的显示系统的信息设置到显示系统指定信息。输出已经复合图像、扫描标志和显示系统指定信息的编码数据。图像解码装置102基于编码数据的扫描标志和显示系统指定信息，识别图像。当图像为隔行扫描图像时，该图像内插场。当该图像是逐行扫描图像时，该图像识别为帧图像以及重复输出对应于显示系统指定信息的次数。当基于H.264/AVC，编码和解码图像时，也可适用本发明。
-
公开(公告)号：CN1316386C
公开(公告)日：2007-05-16
申请号：CN01800409.1
申请日：2001-03-01
Applicant: 索尼计算机娱乐公司
CPC classification number: G06F9/547 , G06F13/126 , G06F13/28
Abstract: 一个娱乐设备包括一个存储单元，它在核外部存储一个用于外围设备的设备驱动程序。为了使该外围设备成为可操作的，CPU根据远程过程调用使I/O处理器执行该设备驱动程序。在外围设备和CPU之间的数据传送是根据一个至少在该娱乐设备中共同使用的通信协议通过直接存储器访问实现的。
-
公开(公告)号：CN1949486A
公开(公告)日：2007-04-18
申请号：CN200610136115.9
申请日：2006-10-11
Applicant: 索尼计算机娱乐公司
Inventor： 矢泽和明
CPC classification number: H01L23/40 , H01L23/4006 , H01L2023/405 , H01L2023/4062 , H01L2023/4087 , H01L2224/16 , H01L2224/73253 , H01L2924/01078 , H01L2924/01079 , H01L2924/15311
Abstract: 一种半导体装置和半导体装置的制作方法。其中半导体芯片(36)将电路面向下按压在封装基板(30)上而从作为电路面相反侧的上面进行散热。密封树脂层(32)将半导体芯片(36)的上面露出来地来密封该半导体芯片(36)的周围。固定部件(34)被埋入在密封树脂层内，而在固定部件前端形成的钩部(40)则比半导体芯片的上面突出。扩展板(10)将半导体芯片散发出来的热进行散热。将固定部件的钩部(40)插入到扩展板在面向封装基板侧形成的导入槽(12)内并将扩展板相对封装基板以规定量旋转，则钩部沿导入槽被引导而将扩展板按压在半导体芯片上。
-
公开(公告)号：CN1914600A
公开(公告)日：2007-02-14
申请号：CN200580003820.5
申请日：2005-09-16
Applicant: 索尼计算机娱乐公司
Inventor： 笠原荣二
IPC: G06F9/455
CPC classification number: G06F9/5011 , G06F9/3836 , G06F9/3857 , G06F9/3869 , G06F9/3873 , G06F9/445 , G06F9/45533
Abstract: 用于调整处理能力的方法和设备允许获得指示在存储介质中存储的软件程序的版本的识别信息；按照所述软件程序的版本来确定是否应当调整其上要执行所述软件程序的一个或多个处理器的处理能力；并且，当所述确定是肯定时，调整所述一个或多个处理器的处理能力。
-
公开(公告)号：CN1912838A
公开(公告)日：2007-02-14
申请号：CN200610114917.X
申请日：2006-08-10
Applicant: 索尼计算机娱乐公司
Inventor： 小泉贵义
Abstract: 公开了一种仿真方法、仿真器、计算机可连接设备及仿真器程序。所提供的是优化仿真之后的处理器的虚拟操作定时的技术。基于本发明，为了精确地估计仿真之后的总线访问周期数，针对每个因素划分在从处理器(MIPS)提交指令时访问所需的周期数，并且总线访问周期数被估计为相应因素所需的周期数的总和。例如，总线仲裁器对象从执行来自MIPS的请求的外设接收指示执行请求所需的基本时间的数据并且从DMA控制器接收DMA的当前状态，并且通知MIPS接收数据及接收状态。MIPS基于基本时间优化其自身虚拟操作定时。
-
-
-
-
-
-
-
-
-
Search Results
789
records
(took 0.05 seconds)
