公开(公告)号：CN111934688A

公开(公告)日：2020-11-13

申请号：CN202010998421.3

申请日：2020-09-22

Applicant: 浙江大学

Inventor： 杨丽渊 ,  陈华 ,  刘家瑞 ,  郁发新

IPC: H03M1/46

Abstract: 本发明提供一种逐次逼近型模数转换器及方法，包括：数模转换模块，具有K位低位电容阵列及（M-K）位高位电容阵列；比较模块，比较数模转换模块输出的差分信号，并得到比较结果；逐次逼近控制逻辑模块，基于比较结果产生M位原始码并控制数模转换模块中各开关的导通和关断；数字冗余纠错模块，对M位原始码进行冗余纠错得到N位二进制码。本发明对输入电压进行采样保持；将采样到的信号进行比较，根据比较结果进行电荷重新分配，完成M次比较后，得到M位原始码；对原始码进行数字冗余纠错以得到N位二进制码。本发明在小芯片面积情况下具备高精度带量化误差修正的能力，电荷交换和电压建立速度快，在低功耗条件下提高模数转换速度。

公开(公告)号：CN111599857A

公开(公告)日：2020-08-28

申请号：CN202010475767.5

申请日：2020-05-29

Applicant: 浙江大学

Inventor： 莫炯炯 ,  王志宇 ,  陈华 ,  刘家瑞 ,  郁发新

IPC: H01L29/10 ,  H01L29/20 ,  H01L29/24 ,  H01L29/778 ,  H01L29/78 ,  H01L21/335 ,  H01L21/336

Abstract: 本发明提供一种二维材料器件与GaN器件异质集成结构及制备方法，在同一蓝宝石衬底上异质集成二维材料器件与GaN器件，并通过二维材料器件控制GaN器件的开、关，提高整体异质集成结构的性能，发挥GaN器件优势；通过互连电极，实现电连接，降低寄生效应；在二维材料器件中，以二维材料层作为沟道，石墨烯层作为欧姆接触，解决二维材料器件欧姆接触不良的问题；通过T型栅极作为掩膜版并进行自对准工艺，形成第二源极及第二漏极，缩短了T型栅极与源极及漏极的距离，降低了二维材料器件的接入电阻，提高了二维材料器件的性能；本发明可充分发挥GaN器件的优势，并提高整个异质集成结构的性能。

公开(公告)号：CN111584347A

公开(公告)日：2020-08-25

申请号：CN202010477741.4

申请日：2020-05-29

Applicant: 浙江大学

Inventor： 莫炯炯 ,  王志宇 ,  陈华 ,  刘家瑞 ,  郁发新

IPC: H01L21/02

Abstract: 本发明的GaN-Si异质外延结构及制备方法，在Si基底中形成凹槽，并在凹槽底部形成局部SOI衬底，从而通过局部SOI衬底可吸收GaN层外延过程中产生的应力，降低AlxGa1-xN过渡层的厚度，减少生长工艺时间，降低工艺成本，且提高导热性能，同时局部SOI埋氧层，可提高GaN器件的击穿电压，且可减少RF应用时的损耗及串扰；通过覆盖凹槽侧壁的绝缘侧墙，可有效隔离外延生长的GaN层，降低工艺难度；在Si基底的凹槽中，进行区域选择性外延生长GaN层，可降低工艺难度；从而本发明可在大尺寸的Si基底上异质外延均匀的、高质量的GaN层。

公开(公告)号：CN111540674A

公开(公告)日：2020-08-14

申请号：CN202010659813.7

申请日：2020-07-10

Applicant: 浙江大学

Inventor： 莫炯炯 ,  郁发新 ,  陈华

IPC: H01L21/28 ,  H01L21/335 ,  H01L29/10 ,  H01L29/423 ,  H01L29/778

Abstract: 本发明提供一种桥式GaN器件及其制备方法，制备包括：提供具有缓冲结构和外延结构的半导体基底，在外延结构上形成钝化层，制备源极电极和漏极电极，制备栅极沟槽，形成桥式栅极结构。本发明通过堆叠多个二维电子气通道来增加晶体管的功率密度；通过桥式栅极结构的设计，基于埋入外延结构中的栅极，通过经由横向栅极电场调制二维电子气的宽度来控制漏极电流，减轻了源自电子速度调制的跨导的滚降，降低了跨导的峰值，实现了跨导变化的平坦化，提高了器件的线性度；本发明基于悬空桥式栅极结构的设计，消除了表面的高电场区域，解决了由此造成的电流衰减、崩塌效应，接触顶栅的缺乏还消除了栅漏极端的垂直电场，大大抑制了反压电效应并提高了可靠性。

公开(公告)号：CN111477545A

公开(公告)日：2020-07-31

申请号：CN202010274351.7

申请日：2020-04-09

Applicant: 浙江大学

Inventor： 郁发新 ,  莫炯炯 ,  陈华

IPC: H01L21/302 ,  H01L21/3065 ,  H01L29/778 ,  B23K26/362 ,  B23K26/70

Abstract: 本发明提供了一种GaN器件SiC衬底刻蚀方法，包括如下步骤：提供一衬底，所述衬底具有相对设置的第一表面和第二表面，在所述衬底的第一表面上形成有半导体器件层；通过激光刻蚀对所述衬底的第二表面进行刻蚀，并在所述衬底的第二表面形成盲孔；通过干法刻蚀对所述盲孔进行刻蚀，使所述盲孔贯通至所述半导体器件层远离所述衬底的表面。本发明通过采用激光刻蚀对SiC等衬底进行刻蚀，刻蚀过程稳定性好，可重复性高，避免了采用Ni等金属掩膜进行干法刻蚀所产生的沉积物；省去了制作光刻版的成本，简化了工艺复杂度和工艺时间；激光刻蚀过程不会使衬底温度升高，避免了键合晶圆的开裂问题。

公开(公告)号：CN110739227A

公开(公告)日：2020-01-31

申请号：CN201910924318.1

申请日：2019-09-27

Applicant: 浙江大学

Inventor： 郁发新 ,  冯光建 ,  王志宇 ,  陈华 ,  张兵

IPC: H01L21/48 ,  H01L21/60 ,  H01L23/367 ,  H01L23/473

Abstract: 本发明公开了一种基于三维散热结构的三维异构射频模组的制作方法，具体包括如下步骤：101)芯片载板制作步骤、102)转接板制作步骤、103)键合步骤；本发明提供设置大流量散热沟槽的一种基于三维散热结构的三维异构射频模组的制作方法。

公开(公告)号：CN109818613A

公开(公告)日：2019-05-28

申请号：CN201910083226.5

申请日：2019-01-28

Applicant: 浙江大学

Inventor： 陈嘉豪 ,  李浩明 ,  王腾佳 ,  郁发新 ,  王志宇

IPC: H03L7/16 ,  H03K3/017

Abstract: 本发明公开了一种基于数控延时占空比校准的参考时钟倍频器电路及算法。外供时钟信号分别进入缓冲器、数字算法模块、占空比检测模块，缓冲器输出信号进入占空比调节模块，占空比调节模块的第一输出信号分两路分别进入延时模块和异或门，延时模块的输出信号也进入异或门，异或门输出二倍频信号，占空比调节模块的第二输出信号受到占空比检测模块监控，占空比检测模块比较当前占空比与50%的大小关系，输出占空比指示信号Duty_data到数字算法模块，数字算法模块根据Duty_data输入信号执行算法，并将算法的输出控制字调节控制字和抖动控制字输出至占空比调节模块形成环路。该电路相较于传统模拟占空比调节电路具有面积小、功耗低、对应用需求适配性好的特点。

公开(公告)号：CN105826392A

公开(公告)日：2016-08-03

申请号：CN201610337865.6

申请日：2016-05-22

Applicant: 浙江大学

Inventor： 莫炯炯 ,  陈华 ,  王志宇 ,  尚永衡 ,  王立平 ,  郁发新

IPC: H01L29/78 ,  H01L29/417

CPC classification number: H01L29/7835 ,  H01L29/41733 ,  H01L29/41741

Abstract: 本发明公开了一种小能带隙III?V族MOSFET器件的非对称型源漏极结构，属于半导体器件技术领域。本发明通过在源极、漏极引入不同高掺杂漏极、漏极材料结构，并在漏极引入场板、隔离层侧墙结构，在保证源极有足量载流子输入的情况下，在漏极减小最高电场强度，使器件的离子化效应以及隧道击穿效应产生阈值提高，从而减小漏电流。同时，通过隔离层侧墙，漏极寄生电容得以减小，器件的频率特性从而得以提高。本发明能够提高III?V MOSFET器件截止电压，减小离子化效应及隧道击穿效应，从而降低器件静态漏电流及相应静态功耗；同时通过减小寄生电容提高器件频率特性。

公开(公告)号：CN105281698A

公开(公告)日：2016-01-27

申请号：CN201510589497.X

申请日：2015-09-17

Applicant: 浙江大学

Inventor： 陈伟 ,  尚永衡 ,  陈旭斌 ,  邱仅朋 ,  王岗 ,  朱东迪 ,  郁发新

IPC: H03H7/01

Abstract: 本发明公开了一种移动通信终端LTCC九阶谐波抑制滤波器及移动通信终端。滤波器包括信号端口、金属地、LTCC基板、内埋式垂直螺旋式电感、VIC（垂直直插式电容）和MIM（平板式电容）。本发明在小于1/60中心频率波长的尺度下，实现了高达九阶的滤波器阶数，所设计的滤波器具有结构小、工作频点插入损耗小、谐波频点抑制度高等优点，适用于有高集成度要求的移动通信终端中，实现射频前端的信号谐波抑制。

公开(公告)号：CN102025540A

公开(公告)日：2011-04-20

申请号：CN201010576589.1

申请日：2010-12-07

Applicant: 浙江大学

Inventor： 郁发新 ,  陆哲明 ,  周小林 ,  陈华 ,  温雨春 ,  刘家瑞

IPC: H04L12/24 ,  H04Q11/00

Abstract: 本发明提供了一种EPON网元设备的拓扑结构及配置方法，它雇佣三个OLT共同管理整个系统，协同工作，形成稳定的三角支撑，同时，每个OLT以及ONU都有两条光纤链路，互为主备，方便切换，这种保护拓扑架构不仅可以对EPON拓扑中的各个点进行保护，同时还可以借助网管以图形化的形式查出设备故障出现的点，便于问题的定位，分析，以及维护，实际操作表明，该方案可提供至少五个失误，即ONU中光路故障、分支段光纤故障、主干道光纤故障、OLT中光路故障，以及OLT完全故障等。