公开(公告)号：CN108269820A

公开(公告)日：2018-07-10

申请号：CN201810124408.8

申请日：2018-02-07

Applicant: 复旦大学

Inventor： 陈琳 ,  何振宇 ,  王天宇 ,  孙清清 ,  张卫

IPC: H01L27/146

Abstract: 本发明属于图像传感器技术领域，具体为一种三维背光源结构CMOS图像传感器及其制备方法。本发明方法包括以下步骤：对制作在硅衬底上的CMOS图像传感器芯片层进行双层互连；将CMOS图像传感器芯片层和载物层进行暂时性粘合；对衬底进行减薄处理至预设厚度，并进行应力消除；将衬底和背光源进行永久性的粘合；将CMOS图像传感器芯片层上的载物层解除；制作硅通孔插入层；以及将CMOS图像传感器芯片层和所述硅通孔插入层进行互连。本发明有效消除了传统芯片级封装器件结构因应力所导致的不稳定性，能够在小尺寸的情况下提高器件对光的吸收能力，从而提高灵敏度。

公开(公告)号：CN103413829B

公开(公告)日：2018-04-27

申请号：CN201310340583.8

申请日：2013-08-06

Applicant: 复旦大学

Inventor： 王玮 ,  张春敏 ,  王鹏飞 ,  孙清清 ,  张卫

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明属于20纳米以下半导体器件技术领域，具体涉及一种隧穿晶体管器件及其制造方法。本发明的U型的围栅隧穿晶体管器件，将多栅结构与U型沟槽结构结合在一起，使栅电极在三个方向包裹住电流沟道，可以得到更小的关断电流，同时，使栅电极包围源区，增加了源区和栅电极重叠的面积，进而增加了线性隧穿的面积，从而可以得到更大的开启电流。进一步地，本发明对原有的FinFET工艺加以改进以适应U型沟槽的形成，使得U型的围栅隧穿晶体管器件可以得到更广泛的应用。

公开(公告)号：CN107731924A

公开(公告)日：2018-02-23

申请号：CN201710881703.3

申请日：2017-09-26

Applicant: 复旦大学

Inventor： 丁士进 ,  郑和梅 ,  刘文军 ,  张卫

IPC: H01L29/78 ,  H01L29/12 ,  H01L21/336

CPC classification number: H01L29/78 ,  H01L29/12 ,  H01L29/66477

Abstract: 本发明公开了一种黑磷场效应晶体管及其制备方法，该黑磷场效应晶体管的结构从下至上依次为：背栅电极、栅介质层、黑磷有源层以及源-漏电极。其中，栅介质层由热氧化的氧化硅介质层与原子层沉积的氮化铝介质层叠层构成，氮化铝位于氧化硅的上方。此外，原子层沉积的氧化铝钝化层将黑磷场效应晶体管完全覆盖。原子层沉积所生长的氮化铝表面形貌和粗糙度均可与生长前的氧化硅衬底相比拟，其加入提高了器件在高温下的稳定性；原子层沉积的氧化铝将黑磷场效应晶体管完全包围，使得黑磷有源层与外界环境隔绝，从而使得黑磷有源层的退化大大减缓，器件性能和稳定性均有明显提高。

公开(公告)号：CN104681093B

公开(公告)日：2017-10-27

申请号：CN201410827335.0

申请日：2014-12-26

Applicant: 复旦大学

Inventor： 陈志辉 ,  江安全 ,  卢红亮 ,  张卫

IPC: G11C29/08

Abstract: 本发明属于微电子存储器件测试技术领域，具体为一种半导体存储器件电学参数测试系统。本发明系统包括测试机台、计算机、控制软件以及通讯电缆。其中：测试机台包括信号发生模块、数据采集模块、多档电阻切换电路模块、集成控制模块；计算机用于安装控制软件以及存储数据；控制软件用于用户执行已编辑或用户自定义编辑的测试程序模块，以及监控和处理数据；通讯电缆用于计算机与测试机台互相通信。本发明解决了目前新一代半导体存储器件研发中缺乏相应存储器件电学参数测试设备，已有的相关电学测试设备测试功能单一，难以满足新型多样存储器件研发需求，同时本发明结构简单，方便实用，可快速扩展多种测试功能。

公开(公告)号：CN106847910A

公开(公告)日：2017-06-13

申请号：CN201710139161.2

申请日：2017-03-09

Applicant: 复旦大学

Inventor： 戴亚伟 ,  陈琳 ,  郑亮 ,  孙清清 ,  张卫

IPC: H01L29/778 ,  H01L21/335

Abstract: 本发明公开一种面向四维集成的GaN基半导体器件及其制备方法。这种垂直堆栈集成的功率器件表现出高的驱动电流，同时也满足集成电路进一步微缩化的需求。其制备步骤包括：在绝缘GaN衬底上形成多层AlGaN势垒层/GaN层异质结叠层；将多层AlGaN势垒层/GaN层异质结叠层分隔为源区和漏区；对多层AlGaN势垒层/GaN层异质结叠层进行刻蚀，得到分别连接源区和漏区中对应的GaN层并且相互隔离的多层GaN纳米线沟道；在多层GaN纳米线沟道上形成栅介质层及金属栅层；在金属栅层上形成顶栅电极；分别在源区和漏区的顶层GaN层上形成源电极、漏电极。

公开(公告)号：CN103000674B

公开(公告)日：2017-04-12

申请号：CN201210544375.5

申请日：2012-12-14

Applicant: 复旦大学

Inventor： 吴东平 ,  付超超 ,  张世理 ,  张卫

IPC: H01L29/417 ,  H01L29/43 ,  H01L21/28

Abstract: 晶体管具有倒置异质结结构，其中，在形成基极层和集电极层之前形成发射极层。通过为关键的基区形貌和掺杂分布控制提供更好的热预算，可以获得更高的截止频率(fT)；通过最小化集电区和基区的接触面积，可以显著减少寄生电容、提高最高振荡频率(fmax)。这样可以显著提高晶体管的频率特性。这种倒置的异质结结构，可以采用ALE工艺通过在预先形成的外延单晶金属硅化物上形成发射极层，在发射极层上形成基极层，在基极层上形成集电极层制备得到。

公开(公告)号：CN106549031A

公开(公告)日：2017-03-29

申请号：CN201611050405.1

申请日：2016-11-25

Applicant: 复旦大学

Inventor： 陈琳 ,  郑亮 ,  戴亚伟 ,  孙清清 ,  张卫

IPC: H01L27/15 ,  H01L29/778 ,  H01L33/06 ,  H01L21/77

Abstract: 本发明提供一种基于体GaN材料的单片集成器件，包括：GaN衬底；发光二极管，位于所述GaN衬底上，自下而上依次包括n型GaN层、发光层、p型 GaN层和顶电极；以及Fin-HEMT，位于所述GaN衬底上，包括多个鳍片、栅极和源极，其中，所述多个鳍片以一定间隔平行设置，所述栅极沿着垂直于所述鳍片的延伸方向而延伸，并且覆盖鳍片的侧面，所述源极位于所述鳍片的一端，所述鳍片的另一端与所述n型GaN层接触。本发明采用Fin-HEMT器件作为LED器件的驱动，可以实现对LED器件发光强度的精确控制，同时单片集成有助于降低寄生电容，电阻，减小封装复杂度。

公开(公告)号：CN104078420B

公开(公告)日：2017-02-15

申请号：CN201410337539.6

申请日：2014-07-16

Applicant: 复旦大学

Inventor： 丁士进 ,  丁子君 ,  蒋涛 ,  张卫

IPC: H01L21/768 ,  H01L23/532

Abstract: 本发明属于超大规模集成电路制造技术领域，具体为一种基于BTEM前驱体的超低介电常数薄膜及其制备方法。本发明以1，2-二（三乙氧基硅基）甲烷为前驱体，通过添加表面活性剂聚环氧乙烷-聚环氧丙烷-聚环氧乙烷三嵌段共聚物、盐酸、乙醇和去离子水，制备溶胶溶液；然后，采用旋涂技术和后退火处理，获得性能良好的超低介电常数薄膜材料，其介电常数值（k）在1.8-2.0之间，0.5 MV/cm的电场强度下漏电流密度在10-10-10-9  A/cm2数量级，杨氏模量为8-20 GPa，硬度为0.8-1.5 GPa。

公开(公告)号：CN106252373A

公开(公告)日：2016-12-21

申请号：CN201610815101.3

申请日：2016-09-09

Applicant: 复旦大学

Inventor： 陈琳 ,  戴亚伟 ,  郑亮 ,  孙清清 ,  张卫

IPC: H01L27/15 ,  H01L21/8252

Abstract: 本发明属于光电技术领域，具体为一种GaN基集成器件及其制备方法。本发明器件，包括：GaN衬底；发光二极管，位于所述GaN衬底的发光二极管器件区，自下而上依次包括n型GaN层、发光层、p型 GaN层和顶电极；高电子迁移率晶体管，位于所述GaN衬底的高电子迁移率晶体管器件区，自下而上依次包括AlN阻挡层、AlGaN 势垒层以及位于所述AlGaN势垒层上的栅极和源极，其中所述AlN阻挡层和所述AlGaN势垒层与所述n型GaN层相接触。本发明器件能够有效避免由于位错问题导致的器件性能的退化，同时通过改变高电子迁移率晶体管的栅压可以精确调控发光二极管的发光强度，有助于更好的应用在智能照明领域。

公开(公告)号：CN104164660B

公开(公告)日：2016-09-28

申请号：CN201410425697.7

申请日：2014-08-26

Applicant: 复旦大学

Inventor： 丁士进 ,  黄毅华 ,  张卫

IPC: C23C16/513 ,  C23C16/448 ,  C23C16/56 ,  H01L21/768

Abstract: 本发明属于超大规模集成电路制造技术领域，具体为一种低介电常数多孔SiOCNH薄膜及其制备方法。本发明采用PECVD工艺，以MTES以及LIMO为液态源，经过汽化后随氦气载入腔体与氨气混合，通过控制沉积过程中的衬底温度、射频功率、反应腔内的工作压强、反应源配比等工艺参数，沉积得到无机‑有机复合薄膜，再经过热退火处理除去有机成分，最终得到低介电常数多孔SiOCNH薄膜。该薄膜的介电常数为2.38±0.06～2.58±0.05；在1MV/cm的电场强度下漏电流密度达到10‑9～10‑8A/cm2数量级；杨氏模量为35.41～36.31 GPa，硬度为1.88～2.48 GPa。由于薄膜中掺入了氮元素，该低介电常数材料薄膜不仅具有较好电学性能，还具有优异的力学性能。