利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

1067 条记录 (耗时 0.218 秒)

    半导体器件及其制造方法
    11.
    发明授权
    半导体器件及其制造方法 有权

    公开(公告)号：CN105226027B

    公开(公告)日：2019-03-15

    申请号：CN201510560954.2

    申请日：2015-09-06

    申请人： 中国科学院微电子研究所

    发明人： 叶甜春

    IPC分类号： H01L27/1157 ,  H01L27/11582 ,  H01L21/336 ,  H01L21/02

    摘要： 一种半导体器件，包括衬底、源漏区、沟道区、栅极介质层和栅极导电层，其中，栅极介质层包括阻挡层、存储层、第一界面层、隧穿层、第二界面层。依照本发明的半导体器件及其制造方法，调整工艺步骤在栅极介质层中存储层与隧穿层之间增加界面层并灵活调整隧穿层氮峰值浓度和位置，能够有效提高栅极介质层中存储层与隧穿层之间的界面质量，增加工艺灵活性，改善器件可靠性和电流特性。

    非挥发性阻变存储器件及其制备方法
    12.
    发明授权
    非挥发性阻变存储器件及其制备方法 有权

    公开(公告)号：CN105990519B

    公开(公告)日：2019-02-01

    申请号：CN201510061920.9

    申请日：2015-02-05

    申请人： 中国科学院微电子研究所

    发明人： 刘琦 ,  刘明 ,  孙海涛 ,  吕杭炳 ,  龙世兵 ,  瑞塔姆·白纳吉 ,  张康玮

    IPC分类号： H01L45/00

    摘要： 一种非挥发性阻变存储器，包括惰性金属电极、阻变功能层、易氧化金属电极，其特征在于：在易氧化金属电极与阻变功能层之间插入含多个纳米孔的石墨烯阻挡层，能够控制器件编程过程中易氧化金属电极的金属氧化后，形成的金属离子只能通过多个纳米孔的位置进入到阻变功能层中。依照本发明的非挥发性阻变存储器件及其制造方法，在易氧化金属电极与阻变功能层之间增加含有纳米孔的石墨烯插层结构，阻挡金属离子的扩散，使得器件在编程过程中易氧化金属电极中形成的金属离子只能通过纳米孔的位置处进入到阻变功能层，从而控制导电细丝生长位置。

    CMOS器件及其制造方法
    13.
    发明授权
    CMOS器件及其制造方法 有权

    公开(公告)号：CN105470256B

    公开(公告)日：2019-02-01

    申请号：CN201410450098.0

    申请日：2014-09-05

    申请人： 中国科学院微电子研究所

    发明人： 殷华湘 ,  杨红 ,  张严波

    IPC分类号： H01L27/092 ,  H01L21/8238 ,  H01L29/423 ,  H01L21/28

    摘要： 一种CMOS器件，包括多个NMOS和多个PMOS，每个NMOS和每个PMOS均包括在衬底上由栅极绝缘层和栅极金属层构成的栅极堆叠、衬底中栅极堆叠两侧的源漏区、以及栅极堆叠下方的沟道区，其中，每个NMOS和每个PMOS的栅极金属层均包括第一阻挡层、NMOS功函数调节层、第二阻挡层、和填充层，其特征在于：PMOS栅极金属层中的第一阻挡层厚度大于NMOS栅极金属层中的第一阻挡层的厚度。通过利用第一阻挡层或者PMOS功函数金属层自身作为刻蚀停止层，消除了额外的刻蚀停止层，简化了金属栅堆叠结构，提高了CMOS器件金属栅的填充率，并且可以通过控制第一阻挡层的厚度而调整不同器件的功函数，利于实现多阈值器件。

    一种连续生产高附着力镀铝膜的装置及方法
    14.
    发明授权
    一种连续生产高附着力镀铝膜的装置及方法 有权 转让

    公开(公告)号：CN106521427B

    公开(公告)日：2019-01-22

    申请号：CN201611039640.9

    申请日：2016-11-22

    申请人： 北京印刷学院

    发明人： 张海宝 ,  陈强 ,  袁燕 ,  王正铎 ,  桑利军

    IPC分类号： C23C14/26 ,  C23C14/30 ,  C23C14/35 ,  C23C14/56 ,  C23C14/20 ,  C23C14/16

    摘要： 本发明公开了一种连续生产高附着力镀铝膜的装置及方法，属于柔性包装基材薄膜技术领域。本发明的装置由放卷辊(1)、张力辊(2)、溅射室(3)、镀膜室(4)、收卷辊(5)以及辅助的水路、电路、气路系统和真空系统构成。本发明的方法包括柔性基材经放卷辊(1)和收卷辊(5)装置驱动柔性基材匀速走膜、柔性基材在经过溅射室(3)时溅射沉积缓冲层和沉积有缓冲层的柔性基材经过镀膜室(4)时沉积铝膜三个主要步骤。本发明公开的装置和方法能够连续操作，溅射缓冲层和镀铝过程在同一个系统中完成，在操作过程中柔性基材无需取出，有利于工业化连续生产，大幅提高生产效率。

    晶圆翘曲程度测量方法及装置
    16.
    发明公开
    晶圆翘曲程度测量方法及装置 有权

    公开(公告)号：CN108828267A

    公开(公告)日：2018-11-16

    申请号：CN201810226325.X

    申请日：2018-03-19

    申请人： 长江存储科技有限责任公司

    发明人： 陈子琪

    IPC分类号： G01Q60/24 ,  G01B21/30

    摘要： 本发明提出了一种晶圆翘曲程度的测量装置和方法，属于晶圆检测技术领域。所述测量装置包括探针组，包括分别位于晶圆上方的上表面探针以及位于晶圆下方的下表面探针，用于以与晶圆的基准面平行的移动方向沿着晶圆的直径对晶圆的上下表面进行移动扫描；承载机构，用于承载晶圆，其上表面与晶圆的下表面接触；以及转动机构，位于晶圆上方，并可对晶圆进行转动。所述方案提高了晶圆检测的测量精度，降低了测量误差。

    半导体制造方法
    18.
    发明授权
    半导体制造方法 有权

    公开(公告)号：CN104217947B

    公开(公告)日：2018-11-06

    申请号：CN201310215646.7

    申请日：2013-05-31

    申请人： 中国科学院微电子研究所

    发明人： 殷华湘 ,  罗军 ,  陈率 ,  朱慧珑

    IPC分类号： H01L21/336 ,  H01L21/311

    摘要： 本发明提供了一种FinFET制造方法，在形成具有不同高度顶面的假栅极层之后，形成完全覆盖假栅极层的介质层，通过对介质层进行回刻蚀，暴露出具有较高顶面的部分假栅极层，并通过暴露出的顶面对该部分假栅极层进行各向异性干刻蚀，由于各项异性干刻蚀的刻蚀速率容易控制，可以使该部分假栅极层的顶面下降至与较低顶面的部分假栅极层水平，从而能够在去除介质层后获得具有平坦表面的假栅极层，有利于后续工艺的进行并保证了器件良率。

    SiGe体区纵向1T-DRAM器件及其制造方法
    19.
    发明授权
    SiGe体区纵向1T-DRAM器件及其制造方法 有权

    公开(公告)号：CN103972174B

    公开(公告)日：2018-11-06

    申请号：CN201310035130.4

    申请日：2013-01-29

    申请人： 中国科学院微电子研究所

    发明人： 方雯 ,  罗军 ,  赵超

    IPC分类号： H01L21/8242 ,  H01L27/108

    摘要： 本发明提供了一种基于SiGe能带工程的纵向纳米柱1T‑DRAM器件和阵列，采用了纵向的纳米柱晶体管，使用外延形成的叠层分别为沟道区和漏区，对沟道区和漏区的设计提供了大的空间，这对于1T‑DRAM性能的提升提供很多实施方案；同时，纵向晶体管的结构有利于SiGe沟道区的集成，采用外延SiGe做为沟道区，利用SiGe与Si价带的差，在沟道区制造了空穴的势阱，能有效提高1T‑DRAM的读取1状态与读取0状态间的电流差。