公开(公告)号：CN112084733B

公开(公告)日：2024-06-21

申请号：CN202010816313.X

申请日：2020-08-14

申请人： 深圳天狼芯半导体有限公司

发明人： 曾健忠

IPC分类号： G06F30/3315 ,  G06F30/327 ,  G06F30/392

摘要： 本申请适用于集成电路设计及版图领域，提供了芯片的时钟树布图方法及装置，包括：首先根据芯片的尺寸大小将所述芯片划分为多个时钟区域；然后在每个时钟区域内设置至少一个子锁相环的控制输出电路；其中，子锁相环的控制输出电路包括滤波器、压控振荡器、电荷泵和分频器；各个子锁相环的控制输出电路为各自所在的时钟区域内的多个逻辑电路提供第一时钟信号；将各个子锁相环的鉴相器排布在时钟源的周围；连接每个子锁相环的鉴相器和时钟源；从而减小了各个逻辑电路的时钟信号的路径延时，在超低工作电压下无需插入过多的时钟缓冲器以平衡路径延时，可实现超低工作电压下芯片的时钟信号的同步。

公开(公告)号：CN117810250B

公开(公告)日：2024-06-11

申请号：CN202410202408.0

申请日：2024-02-23

申请人： 深圳天狼芯半导体有限公司

发明人： 古佳茜

IPC分类号： H01L29/06 ,  H01L29/778

摘要： 一种增强型垂直HEMT器件，其包括由下至上依次层叠设置的漏极结构、衬底层、缓冲层、沟道层和势垒层；间隔设置在势垒层上的栅极结构和源极结构；形成于缓冲层顶部的电流阻挡层，以及形成于电流阻挡层顶部的插入层，插入层的上表面与沟道层的下表面接触，插入层用于抬升插入层与沟道层的接触面上方的能带，以用于隔断源极结构下方的第一二维电子气与缓冲层与沟道层的接触面上方的第二二维电子气；插入层与沟道层的接触面位于栅极结构的下方。通过插入层抬升其上方的能带，以隔断第一二维电子气与第二二维电子气，使得源极结构处的电子无法通过二维电子气传输至缓冲层，进而无法与漏极结构连通，可以通过插入层可以使器件成为增强型器件。

公开(公告)号：CN117690793B

公开(公告)日：2024-06-11

申请号：CN202410149305.2

申请日：2024-02-02

申请人： 深圳天狼芯半导体有限公司

发明人： 李孟泽 ,  黄伟宗

IPC分类号： H01L21/335 ,  H01L29/06

摘要： 一种耐压的氮化镓功率器件的结构、芯片及电子设备，属于半导体技术领域，包括衬底、缓冲层、沟道层、势垒层、第一盖层、第一未掺杂氮化镓层、第一金属层、第二金属层和第三金属层；缓冲层位于衬底的上表面；沟道层位于缓冲层的上表面；势垒层位于沟道层的上表面；第一盖层位于势垒层的上表面且部分覆盖势垒层；第一未掺杂氮化镓层位于第一盖层的上表面；第一金属层位于势垒层的上表面且位于第一盖层第一侧；第二金属层位于势垒层的上表面且位于第一盖层第二侧；第三金属层设置于第一未掺杂氮化镓层的上表面；降低第三金属层和第一盖层界面处的空穴聚集，达到降低栅极电场的效果，从而增大栅极击穿电压，降低栅极击穿的可能性，提高耐压能力。

公开(公告)号：CN117673163B

公开(公告)日：2024-06-07

申请号：CN202410142249.X

申请日：2024-02-01

申请人： 深圳天狼芯半导体有限公司

发明人： 张婷

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/336

摘要： 本申请属于功率器件技术领域，提供了一种高短路耐量的超结MOSFET及其制备方法、芯片，在碳化硅衬底的正面形成凹形结构的N型漂移区，N型漂移区的凹槽底部以及凹槽内壁形成P型掺杂区，P型掺杂区的凹槽内形成绝缘介质层，并通过在绝缘介质层的两侧形成与所P型掺杂区接触第一P型屏蔽区、第二P型屏蔽区，使得P型屏蔽区和P型体区之间形成JFET区，并由第一P型屏蔽区、第二P型屏蔽区延伸至JFET区，有利于减小器件内的电流路径，降低饱和电流，达到提升短路耐量的目的，还通过P型掺杂区辅助N型漂移区耗尽，从而适当提高N型漂移区的掺杂浓度，降低器件的导通电阻。

公开(公告)号：CN112115670B

公开(公告)日：2024-06-07

申请号：CN202010898243.7

申请日：2020-08-31

申请人： 深圳天狼芯半导体有限公司

发明人： 曾健忠

IPC分类号： G06F30/392 ,  G06F115/02

摘要： 本申请适用于集成电路设计及版图领域，提供了芯片的电源网络布图方法及装置，包括：首先根据芯片的尺寸大小将芯片划分为多个电源区域；然后在每个所述电源区域内设置至少一个电源分配电路；其中，各个电源分配电路为各自所在的电源区域内的多个逻辑电路提供供电电压；连接各个电源分配电路的电压输入端以形成电压输入网络；连接各个所述源分配电路的电压输出端以形成电压输出网络；最后连接电压输出网络和控制电路以使控制电路根据电压输出网络的反馈调节供电电压；使得所有电源区域内的多个逻辑电路均由电压输出网络提供供电电压，各个逻辑电路的供电得到较好的均衡，故在超低工作电压下减小逻辑电路的供电电压压降，从而减小了时序偏差。

公开(公告)号：CN117690968B

公开(公告)日：2024-05-28

申请号：CN202410149591.2

申请日：2024-02-02

申请人： 深圳天狼芯半导体有限公司

发明人： 李金耀

IPC分类号： H01L29/78 ,  H01L29/423 ,  H01L21/336

摘要： 本申请提供一种MOS管及其制备方法，该MOS管包括漂移层、多个第一掺杂区、多个第二掺杂区、栅极、源极以及漏极，漂移层的一侧形成有凸台；多个第一掺杂区间隔绕设在凸台的四周，相邻两个第一掺杂区之间形成第一间隔；多个第二掺杂区中的每一第二掺杂区对应设置在一个第一间隔内；其中，第二掺杂区的掺杂类型不同于第一掺杂区的掺杂类型；本申请中一方面通过在凸台的四周形成第一掺杂区和第二掺杂区，第一掺杂区和第二掺杂区形成横向水平电场；在栅极促使源极和漏极导通前，需要先克服该横向水平电场，才能将此区域击穿，因此有利于提高MOS管的击穿电压；另一方面，每一第二掺杂区均可形成导电沟道，通过设置多个导电沟道以有利于减小导通电阻。

公开(公告)号：CN117457732B

公开(公告)日：2024-05-28

申请号：CN202311778304.6

申请日：2023-12-22

申请人： 深圳天狼芯半导体有限公司

发明人： 乔凯

IPC分类号： H01L29/739 ,  H01L29/06 ,  H01L29/423 ,  H01L21/331

摘要： 本发明提供一种栅极下方具有P型空间层的SiC LIGBT及制备方法，该SiC LIGBT包括：P型空间层；所述P型空间层位于栅极与漂移层之间，并与栅极氧化层、N+区、P+区和漂移层邻接。本发明在沟槽栅极下方引入了P型空间层，因为P型空间层的厚度很薄，所以当栅极接正电压的时候，在较低的栅极电压下就会在P型空间层形成反型层，从而形成从发射极到N+区，从N+区到P型空间层，从P型空间层到漂移层最后到集电极的导电通路，栅极氧化层与碳化硅界面迁移率低，电阻大，导电通路短路了栅极氧化层的界面沟道，从而降低了SiC LIGBT的导通电阻。

公开(公告)号：CN117690962B

公开(公告)日：2024-05-07

申请号：CN202410149194.5

申请日：2024-02-02

申请人： 深圳天狼芯半导体有限公司

发明人： 李孟泽 ,  黄伟宗

IPC分类号： H01L29/778 ,  H01L29/417 ,  H01L29/423 ,  H01L21/28 ,  H01L21/335

摘要： 一种氮化镓功率器件的结构、制造方法及电子设备，属于半导体技术领域，包括衬底、缓冲层、沟道层、势垒层、第一盖层、多个第一金属层、第一绝缘层、第二金属层以及第三金属层；缓冲层位于衬底的上表面。沟道层位于缓冲层的上表面；势垒层位于沟道层的上表面；第一盖层位于势垒层的上表面且部分覆盖势垒层；多个第一金属层位于势垒层的上表面且位于第一盖层第一侧间隔设置；第一绝缘层位于多个第一金属层的上表面和势垒层上表面且位于第一盖层第一侧；第二金属层位于势垒层的上表面且位于第一盖层第二侧；第三金属层设置于第一盖层的上表面和第一绝缘层的上表面；实现了对漏源电流进行调制。

公开(公告)号：CN117524883B

公开(公告)日：2024-04-19

申请号：CN202311847729.8

申请日：2023-12-29

申请人： 深圳天狼芯半导体有限公司

发明人： 贺俊杰

IPC分类号： H01L21/336 ,  H01L29/78 ,  H01L29/04 ,  H01L29/16 ,  H01L29/06

摘要： 本申请属于功率器件技术领域，提供了一种具有3C晶型碳化硅的MOSFET及其制备方法、芯片，其中，漏极层、N型衬底层以及N型漂移层层叠设置，且N型漂移层设置为凹形结构，通过在N型漂移层的凹槽内形成锗层然后以锗层作为缓冲层形成3C晶型的碳化硅材料，并通过向碳化硅材料中注入N型掺杂离子形成碳化硅漂移层，可以利用3C晶型的碳化硅材料提高器件的临界击穿电压，从而在保持击穿电压不变的情况下减小N型漂移区的厚度，实现降低器件导通电阻的目的。

公开(公告)号：CN117855280A

公开(公告)日：2024-04-09

申请号：CN202410132736.8

申请日：2024-01-31

申请人： 深圳天狼芯半导体有限公司

发明人： 张婷

IPC分类号： H01L29/78 ,  H01L23/48 ,  H01L29/06 ,  H01L21/336

摘要： 本申请属于功率器件技术领域，提供了一种超结碳化硅MOSFET及其制备方法、芯片，通过在源极层下方形成与栅极层连接的P型多晶硅层，实现从源极层、P型多晶硅层、电流扩展层、N型漂移区、碳化硅衬底到漏极层的续流通道，使得器件的导通电阻大大低于其体二极管，提高了器件的第三象限性能。并通过在P柱的一侧设置高K介质层可以提升器件的击穿电压，并在P柱的另一侧形成N型漂移区，P柱的引入可以辅助耗尽N型漂移区，如此可以降低高K介质层所需的介质材料的介电常数，由高K介质层吸引N型漂移区的大部分电场线，并且在P柱和N型漂移区之间存在电荷不平衡的情况下也可以避免降低器件的性能。