半导体装置
    11.
    发明公开
    半导体装置 审中-实审

    公开(公告)号:CN114566477A

    公开(公告)日:2022-05-31

    申请号:CN202011360254.6

    申请日:2020-11-27

    摘要: 本发明公开了一种半导体装置,包括:封装体;从封装体内引出且设置于封装体的第一侧边的管脚一和管脚二,从封装体内引出且设置于封装体的第三侧边的管脚三、管脚四、管脚五、管脚六和管脚七,第三侧边设置于第一侧边的相对面;设置于封装体内的第一半导体器件,第一半导体器件的漏极电性连接管脚一,第一半导体器件的栅极电性连接管脚三,第一半导体器件的源极电性连接管脚四和管脚五;设置于封装体内的第二半导体器件,第二半导体器件的漏极电性连接管脚五,第二半导体器件的栅极电性连接管脚七,第二半导体器件的源极电性连接管脚二和管脚六。

    IGBT功率器件
    12.
    发明授权

    公开(公告)号:CN112864234B

    公开(公告)日:2022-04-15

    申请号:CN201911183421.1

    申请日:2019-11-27

    摘要: 本发明实施例提供的一种IGBT功率器件,包括位于两个p型体区和两个所述p型体区之间的n型漂移区之上的栅介质层,位于所述栅介质层之上的n型浮栅;位于所述栅介质层和所述n型浮栅之上的栅极,且在横向上所述栅极覆盖所述n型浮栅的两侧侧壁;介于所述栅极与所述n型浮栅之间的绝缘介质层;位于所述栅介质层中的第一开口,所述n型浮栅通过所述第一开口与其中一个所述p型体区接触形成p‑n结二极管;位于所述栅介质层中的第二开口,所述n型浮栅通过所述第二开口与另一个所述p型体区接触形成p‑n结二极管。本发明能够提高IGBT功率器件的反向恢复速度。

    半导体功率器件
    13.
    发明授权

    公开(公告)号:CN112864222B

    公开(公告)日:2022-04-12

    申请号:CN201911184108.X

    申请日:2019-11-27

    IPC分类号: H01L29/06

    摘要: 本发明实施例提供的一种半导体功率器件,包括位于n型漂移区顶部的至少一个p型体区,位于所述p型体区内的第一n型源区和第二n型源区;用于控制所述第一n型源区与所述n型漂移区之间的第一电流沟道的开启和关断的第一栅极结构;用于控制所述第二n型源区与所述n型漂移区之间的第二电流沟道的开启和关断的第二栅极结构,所述第二栅极结构凹陷在所述n型漂移区内。本发明实施例的半导体功率器件芯片尺寸小且具有快的反向恢复速度。

    半导体功率器件的终端结构及其制造方法

    公开(公告)号:CN113937149A

    公开(公告)日:2022-01-14

    申请号:CN202010670054.4

    申请日:2020-07-13

    摘要: 本发明属于半导体功率器件技术领域,具体公开了一种半导体功率器件的终端结构及其制造方法,包括:n型外延层;凹陷在所述n型外延层内的至少一个终端区沟槽,所述终端区沟槽环绕包围半导体功率器件的元胞区;位于所述n型外延层内且位于所述终端区沟槽底部的p型掺杂区,所述p型掺杂区的几何中心位于所述终端区沟槽的几何中心远离所述元胞区的一侧。本发明可以提高半导体功率器件的击穿电压。

    半导体功率器件终端结构
    15.
    发明公开

    公开(公告)号:CN112802888A

    公开(公告)日:2021-05-14

    申请号:CN201911030369.6

    申请日:2019-10-28

    发明人: 龚轶 刘磊 刘伟 王鑫

    IPC分类号: H01L29/06

    摘要: 本发明实施例提供的一种半导体功率器件终端结构,包括:n型外延层以及位于所述n型外延层中的:至少一个沟槽,所述沟槽包括沟槽上部和沟槽下部两部分;位于所述沟槽上部中的第一电极以及至少位于所述沟槽下部中的第二电极,所述第二电极、所述第一电极、所述n型外延层两两之间由绝缘介质层隔离;与所述沟槽相邻的第一p型掺杂区。本发明实施例提高了半导体功率器件的耐压能力和稳定性。

    半导体功率器件终端结构
    16.
    发明公开

    公开(公告)号:CN112736123A

    公开(公告)日:2021-04-30

    申请号:CN201911031014.9

    申请日:2019-10-28

    IPC分类号: H01L29/06

    摘要: 本发明实施例提供的一种半导体功率器件终端结构,包括:n型外延层以及位于所述n型外延层中的:至少一个沟槽,所述沟槽包括至少两个在纵向上堆叠的子沟槽,且在从所述n型外延层表面到所述n型外延层内部的方向上,所述子沟槽在横向上的宽度逐渐减小;位于所述沟槽中的栅极,所述栅极和所述n型外延层之间由绝缘介质层隔离;与所述沟槽相邻的第一p型掺杂区。本发明实施例提高了半导体功率器件的耐压能力和稳定性。

    半导体功率器件的制造方法

    公开(公告)号:CN112271134A

    公开(公告)日:2021-01-26

    申请号:CN202011127631.1

    申请日:2020-10-20

    IPC分类号: H01L21/28 H01L21/308

    摘要: 本发明属于半导体功率器件技术领域,具体公开了一种半导体功率器件的制造方法,包括:以第一绝缘层、第二绝缘层和第三绝缘层为掩膜自对准的刻蚀n型衬底,在n型衬底内形成第二沟槽,在第二沟槽内形成第四绝缘层和栅极。本发明的半导体功率器件的制造方法,栅极的形成质量不受第二绝缘层的厚度限制,在保证栅极质量的条件下,可以减小第二绝缘层的厚度,使得半导体功率器件的耐压不受影响。

    碳化硅器件及其制造方法
    18.
    发明公开

    公开(公告)号:CN118782646A

    公开(公告)日:2024-10-15

    申请号:CN202310367493.1

    申请日:2023-04-07

    发明人: 刘磊 王鹏飞

    摘要: 本发明实施例提供的一种碳化硅器件,包括:位于n型碳化硅层内的若干个栅沟槽;位于所述n型碳化硅层内且介于相邻的两个所述栅沟槽的上部之间的p型体区;位于所述栅沟槽的下部内的屏蔽栅,位于所述栅沟槽的上部内的控制栅,所述控制栅与所述屏蔽栅绝缘隔离;位于所述n型碳化硅层内的n型掺杂区和p型掺杂区,所述n型掺杂区位于所述栅沟槽的一侧且位于所述p型体区的下方,所述p型掺杂区位于所述栅沟槽的另一侧且位于所述p型体区的下方,所述p型掺杂区与所述p型体区连接。本发明能够有效提高碳化硅器件的耐压并降低特征导通电阻。

    半导体功率器件
    19.
    发明公开

    公开(公告)号:CN118231465A

    公开(公告)日:2024-06-21

    申请号:CN202211652272.0

    申请日:2022-12-21

    IPC分类号: H01L29/78 H01L29/423

    摘要: 本发明实施例提供的一种半导体功率器件,包括:n型半导体层;位于所述n型半导体层内的多个p型柱;位于所述n型半导体层内且位于所述p型柱顶部的p型体区,所述p型体区内设有n型源区;凹陷在所述n型半导体层内的控制电流沟道开启和关断的栅极结构,所述栅极结构包括栅介质层和栅极;凹陷在所述p型体区内的钳位栅,所述钳位栅通过第一栅介质层与所述p型体区隔离;与所述n型源区和所述钳位栅电性连接的源极金属层,所述源极金属层与所述p型体区之间形成p‑n结二极管结构。

    半导体功率器件及其制造方法
    20.
    发明公开

    公开(公告)号:CN117116976A

    公开(公告)日:2023-11-24

    申请号:CN202210539346.3

    申请日:2022-05-17

    摘要: 本发明实施例提供的一种半导体功率器件,包括:n型半导体层;位于所述n型半导体层内的若干个栅沟槽;位于相邻的所述栅沟槽之间的p型体区,所述p型体区内设有n型源区;位于所述栅沟槽的下部内的屏蔽栅,所述屏蔽栅通过场氧化层与所述n型半导体层隔离;位于所述栅沟槽的上部内的控制栅,所述控制栅包括多晶硅控制栅层和金属材料控制栅层,所述控制栅通过栅介质层与所述n型半导体层隔离,所述控制栅通过隔离介质层与所述屏蔽栅绝缘隔离。