公开(公告)号：CN108986861A

公开(公告)日：2018-12-11

申请号：CN201710412107.0

申请日：2017-06-02

Applicant: 三星电子株式会社

Inventor： 崔允熙 ,  李升妍 ,  朱相炫

IPC: G11C16/08 ,  G11C16/24 ,  G11C8/08 ,  G11C7/12

CPC classification number: G11C16/08 ,  G11C7/12 ,  G11C8/08 ,  G11C16/24

Abstract: 提供了一种对非易失性存储器装置进行编程的方法。在对三维非易失性存储器装置进行编程的方法中，至少执行一次编程循环。编程循环包括用于对多个存储器单元中的被选择的存储器单元进行编程的编程步骤和用于验证被选择的存储器单元是否被编程通过的验证步骤。在对被选择的存储器单元进行编程时，可以改变施加到共同连接到所述多个存储器单元的共源极线的电压的电平。因此，在编程操作中，可以减小对共源极线进行充放电所需要的功耗，同时增大升压效率。

公开(公告)号：CN102479547A

公开(公告)日：2012-05-30

申请号：CN201110377994.5

申请日：2011-11-24

Applicant: 三星电子株式会社

Inventor： 崔允熙

IPC: G11C16/02 ,  G11C16/26 ,  G11C16/34

CPC classification number: G11C16/3459 ,  G11C16/0483

Abstract: 非易失性存储器件、其操作方法以及具有其的电子设备。在一个实施例中，一种方法包括：接收操作命令；检测公共源极线的噪声电平；以及基于检测的噪声电平调整响应于操作命令对存储单元执行操作的次数。

公开(公告)号：CN114121108A

公开(公告)日：2022-03-01

申请号：CN202110783171.6

申请日：2021-07-12

Applicant: 三星电子株式会社

Inventor： 沈相元 ,  朴相元 ,  任琫淳 ,  崔允熙

IPC: G11C16/30

Abstract: 一种存储器设备，包括：第一存储器区域，包括具有多个第一存储器单元的第一存储器单元阵列以及设置在第一存储器单元阵列下方的第一外围电路；第二存储器区域，包括具有多个第二存储器单元的第二存储器单元阵列以及设置在第二存储器单元阵列下方的第二外围电路；以及包括电力布线的焊盘区域。第一存储器区域和第二存储器区域分别地包括分离地确定是否锁定存储器区域中的每个的第一局部锁定电路和第二局部锁定电路。第一存储器区域和第二存储器区域被包括在单个半导体芯片中以共享焊盘区域，并且第一存储器区域和第二存储器区域单独地操作。因此，在存储器设备中，通过选择性地仅停止需要恢复的存储器区域的操作可以减少不必需要的数据丢失。