半导体存储器器件的电压生成电路及其方法

    公开(公告)号:CN101231876B

    公开(公告)日:2011-12-21

    申请号:CN200810004578.9

    申请日:2008-01-25

    Inventor: 闵泳善 徐东一

    CPC classification number: G11C5/147 G11C7/20 G11C11/4072 G11C11/4074

    Abstract: 在半导体存储器器件的电压生成电路中,多个复位信号生成器中的每一个响应于多个外部源电压中的一个来独立地生成复位信号。多个外部源电压具有不同的电压电平。输出电压生成器响应于多个复位信号中相应的一个、通过独立地驱动多个外部源电压中的每一个来生成多个输出电压。输出电压生成器通过公共输出端输出多个输出电压。

    半导体存储器器件的电压生成电路及其方法

    公开(公告)号:CN101231876A

    公开(公告)日:2008-07-30

    申请号:CN200810004578.9

    申请日:2008-01-25

    Inventor: 闵泳善 徐东一

    CPC classification number: G11C5/147 G11C7/20 G11C11/4072 G11C11/4074

    Abstract: 在半导体存储器器件的电压生成电路中,多个复位信号生成器中的每一个响应于多个外部源电压中的一个来独立地生成复位信号。多个外部源电压具有不同的电压电平。输出电压生成器响应于多个复位信号中相应的一个、通过独立地驱动多个外部源电压中的每一个来生成多个输出电压。输出电压生成器通过公共输出端输出多个输出电压。

    冗余效率经过改进的半导体存储器

    公开(公告)号:CN1089747A

    公开(公告)日:1994-07-20

    申请号:CN93120447.X

    申请日:1993-12-07

    CPC classification number: G11C29/808

    Abstract: 一种行冗余电路,能使熔丝盒修复甚至毗邻正规存储单元阵列中有毛病的正规存储单元。该行冗余电路包括:第一存储单元阵列,它包含第一冗余存储单元阵列;第二存储单元阵列,它毗邻第一存储单元阵列,并包含第二冗余存储单元阵列;第一和第二读出放大器,用以从第一和第二存储单元阵列读出数据;第一和第二熔丝盒,各个接收用以选择块选择地址信号和行地址信号,和第一和第二冗余字线驱动器,接收各熔丝盒的输出并分别提供冗余字线驱动信号。

    具有交指型位线结构的半导体存储器阵列

    公开(公告)号:CN1022146C

    公开(公告)日:1993-09-15

    申请号:CN90106618.4

    申请日:1990-07-31

    Abstract: 公开了用于增加位线间和读出放大器间的间距以便于实现半导体存储器件的制造的一种布局设计方法和能够减少读出放大器数量的半导体存储阵列。该半导体存储器阵列包括多条位线,多个读出放大器,每个读出放大器与每一对位线相连接,其中,按每列设置的读出放大器构成各个组,奇数对位线与偶的或奇的读出放大器相连,偶数对位线与奇的或偶的读出放大器相连。

    半导体存储器阵列
    16.
    发明公开

    公开(公告)号:CN1052965A

    公开(公告)日:1991-07-10

    申请号:CN90106620.6

    申请日:1990-07-31

    CPC classification number: G11C8/14 G11C5/025 G11C8/08

    Abstract: 一种半导体存储器件含有阵列的多个存储器单元,多条字线WL,多条位线BL,多个连接到字线上的字线驱动器10,以及多个用来激励字线驱动器的行地址译码器20。字线驱动器被安排在存储器单元阵列的相对两侧。本发明涉及于半导体存储器件中最优化布局的问题。

Patent Agency Ranking