半导体存储器装置
    12.
    发明公开

    公开(公告)号:CN117156845A

    公开(公告)日:2023-12-01

    申请号:CN202310427354.3

    申请日:2023-04-20

    发明人: 李蕙兰 李基硕

    IPC分类号: H10B12/00 H01L23/528

    摘要: 一种半导体存储器包括:衬底,其具有多个有源区;多条字线,其形成在衬底中,并且设置在在第一方向上延伸的多个字线沟槽中;多个单元焊盘图案,其位于多个有源区上;多个位线结构,其形成在衬底上,并且在垂直于第一方向的第二方向上延伸;以及多个隔离绝缘图案,其填充在第二方向上在多个单元焊盘图案之间延伸的多个隔离沟槽的至少一部分,其中,多个隔离绝缘图案中的每一个包括彼此连接并且形成为整体的隔离绝缘线部分和隔离绝缘间隔件部分。隔离绝缘线部分和隔离绝缘间隔件部分设置在多个隔离沟槽中的交替的隔离沟槽中,并且在第二方向上延伸。

    半导体器件及其制造方法
    13.
    发明授权

    公开(公告)号:CN110021551B

    公开(公告)日:2023-11-28

    申请号:CN201910011917.4

    申请日:2019-01-07

    IPC分类号: H01L21/762

    摘要: 一种半导体器件包括:衬底,包括单元区域和外围电路区域;单元绝缘图案,设置在衬底的单元区域中,限定单元有源区域;以及外围绝缘图案,设置在衬底的外围电路区域中,限定外围有源区域。外围绝缘图案包括具有第一宽度的第一外围绝缘图案和具有第二宽度的第二外围绝缘图案,第二宽度大于第一宽度。第一外围绝缘图案和第二外围绝缘图案中的至少一个的最上表面比单元绝缘图案的最上表面定位得更高。

    半导体存储器装置
    14.
    发明公开

    公开(公告)号:CN117119789A

    公开(公告)日:2023-11-24

    申请号:CN202310428648.8

    申请日:2023-04-20

    IPC分类号: H10B12/00 H01L23/528

    摘要: 一种半导体存储器装置包括:半导体衬底;外围电路结构,其设置在半导体衬底上;以及单元阵列结构,其位于外围电路结构上并且包括存储器单元阵列,该存储器单元阵列包括多个存储器单元,其中,单元阵列结构的多个存储器单元中的每一个包括:位线,其在第一水平方向上延伸;沟道图案,其包括位线上的水平沟道部分以及从水平沟道部分竖直地突出的竖直沟道部分;第一字线,其在沟道图案上在与第一水平方向交叉的第二水平方向上延伸;第一栅极绝缘图案,其位于沟道图案和第一字线之间;着陆焊盘,其连接到沟道图案的竖直沟道部分;以及数据存储图案,其设置在着陆焊盘上。

    半导体装置
    15.
    发明公开
    半导体装置 审中-公开

    公开(公告)号:CN117082853A

    公开(公告)日:2023-11-17

    申请号:CN202310420530.0

    申请日:2023-04-19

    发明人: 安浚赫 李基硕

    IPC分类号: H10B12/00

    摘要: 一种半导体装置包括:衬底,其包括有源区域;字线结构,其与有源区域交叉并在第一方向上延伸;位线结构,其在第二方向上延伸;位线接触件,其将有源区域的第一杂质区域电连接到位线结构;存储节点接触件,其在位线结构的侧壁上并且电连接到有源区域的第二杂质区域;以及接触阻挡层,其覆盖位线接触件的至少一部分,其中,位线接触件包括具有第一宽度的下部和在下部上并具有第二宽度的上部,第一宽度大于第二宽度,并且接触阻挡层覆盖下部的底表面和侧表面。

    半导体装置
    16.
    发明公开
    半导体装置 审中-公开

    公开(公告)号:CN116997180A

    公开(公告)日:2023-11-03

    申请号:CN202310467637.0

    申请日:2023-04-27

    IPC分类号: H10B12/00

    摘要: 一种半导体装置可包括:位线,其在第一方向上延伸;半导体图案,其位于位线上,半导体图案包括在第一方向上彼此相对的第一竖直部分和第二竖直部分以及连接第一竖直部分和第二竖直部分的水平部分;第一字线和第二字线,其位于水平部分上,分别与第一竖直部分和第二竖直部分相邻;以及栅极绝缘图案,其位于第一竖直部分和第一字线之间以及第二竖直部分和第二字线之间。水平部分的底表面可位于低于或等于位线的最上表面的高度处。

    半导体器件
    17.
    发明公开
    半导体器件 审中-公开

    公开(公告)号:CN116896877A

    公开(公告)日:2023-10-17

    申请号:CN202310315781.2

    申请日:2023-03-28

    摘要: 一种半导体器件包括:基板;在基板上的第一栅极结构和第二栅极结构;单个背栅极结构,在第一栅极结构和第二栅极结构之间;第一结构,包括在垂直方向上延伸的第一垂直沟道区,第一垂直沟道区的至少一部分在第一栅极结构和单个背栅极结构之间;以及第二结构,包括在垂直方向上延伸的第二垂直沟道区。第二结构与第一结构间隔开,第二垂直沟道区的至少一部分在第二栅极结构和单个背栅极结构之间。

    半导体存储器件
    18.
    发明公开

    公开(公告)号:CN116828844A

    公开(公告)日:2023-09-29

    申请号:CN202310085613.9

    申请日:2023-01-18

    IPC分类号: H10B12/00 H10B63/00

    摘要: 半导体存储器件可以包括:下层,包括第一区域和第二区域,下层沿第一方向和垂直于第一方向的第二方向延伸;以及堆叠,包括沿垂直于第一方向和第二方向的第三方向交替堆叠的字线和层间绝缘图案,该堆叠具有在第二区域上的阶梯结构。字线可以沿第一方向从第一区域延伸到第二区域。每条字线可以包括在第一区域中的彼此平行延伸的子栅电极,以及在第二区域中的共同连接到子栅电极的字线焊盘。

    半导体器件及其制造方法
    19.
    发明公开

    公开(公告)号:CN116171049A

    公开(公告)日:2023-05-26

    申请号:CN202210937645.2

    申请日:2022-08-05

    发明人: 李蕙兰 李基硕

    摘要: 一种半导体器件包括:衬底,该衬底包括由器件隔离图案限定的有源部分;字线,位于衬底中,字线跨过有源部分并在第一方向上延伸;位线,跨过有源部分和字线,并且在与第一方向相交的第二方向上延伸;第一焊盘,位于有源部分的端部上;第一接触部,位于第一焊盘上并在第一方向上与位线相邻;以及绝缘分离图案,位于字线上并在第二方向上与第一接触部相邻,其中第一接触部包括:阻挡图案,位于第一焊盘上;以及导电图案,从阻挡图案竖直地延伸,以及第一接触部的导电图案的侧表面与绝缘分离图案直接接触。

    半导体存储器装置
    20.
    发明公开

    公开(公告)号:CN116133412A

    公开(公告)日:2023-05-16

    申请号:CN202210799655.4

    申请日:2022-07-06

    发明人: 李基硕 金根楠

    摘要: 提供了一种半导体存储器装置。所述半导体存储器装置包括:堆叠件,包括垂直地堆叠在基底上的层组,层组中的每个包括字线、下沟道层、上沟道层以及电连接到下沟道层和上沟道层的数据存储元件;和位线,在堆叠件的一侧处,位线垂直地延伸,其中,位线包括:连接到层组中的每个的下沟道层和上沟道层的突出部,每个层组的字线在平行于基底的顶表面的第一方向上延伸,并且每个层组的字线夹在层组的下沟道层与上沟道层之间。