存储器件及其制造方法
    11.
    发明授权

    公开(公告)号:CN101197379B

    公开(公告)日:2011-04-06

    申请号:CN200710198817.4

    申请日:2007-12-07

    Inventor: 李昌炫 崔正达

    Abstract: 一种非易失性存储器件包括多个串联的存储晶体管,其中源/漏区和其间的沟道区是第一类型,以及在该多个串联的存储晶体管的每个端部的选择晶体管,其中该每个选择晶体管的沟道区是第一类型。该第一类型可以是n-型或p-型。该非易失性存储器还可以包括在一个选择晶体管和多个串联的存储晶体管之间的多个串联的存储晶体管一端的第一虚拟选择晶体管,以及在另一选择晶体管和多个串联的存储晶体管之间的多个串联的存储晶体管的另一端的第二虚拟选择晶体管。

    非易失性存储器装置及其操作方法

    公开(公告)号:CN101625894A

    公开(公告)日:2010-01-13

    申请号:CN200910140194.4

    申请日:2009-07-10

    Inventor: 李昌炫

    CPC classification number: G11C11/5621 G11C16/349 G11C2211/5641

    Abstract: 公开了一种非易失性存储器装置及其操作方法。非易失性存储器装置包括:存储器单元阵列,其包括第一存储器单元和相邻的第二存储器单元;以及数据输入/输出电路,其被配置成将第一存储器单元作为m比特单元操作并且将第二存储器单元作为n比特单元操作,其中m不等于n。存储器单元阵列可以包括与第一存储器单元相邻的第三存储器单元并且数据输入/输出电路可被进一步配置成将第三存储器单元作为k比特单元操作。数据输入/输出电路可被配置成响应于检测到对于第一存储器单元的擦除操作的数目满足预定准则而将第一存储器单元作为j比特单元操作,其中j小于n。

    与非闪存设备及其编程方法

    公开(公告)号:CN101430934A

    公开(公告)日:2009-05-13

    申请号:CN200810184262.2

    申请日:2008-08-11

    Inventor: 李昌炫

    CPC classification number: G11C16/0483 G11C16/3454

    Abstract: 提供了一种NAND闪存设备及其编程方法。NAND闪存设备可以包括包含多个页的单元阵列;存储页的编程数据的页缓冲器;提供编程验证数据到页缓冲器的数据存储电路;以及控制单元。控制单元可以在编程了至少两页之后使用编程验证数据编程页并且验证页。

    三维半导体器件
    18.
    发明授权

    公开(公告)号:CN106558591B

    公开(公告)日:2021-12-28

    申请号:CN201610815844.0

    申请日:2016-09-09

    Abstract: 公开了一种三维(3D)半导体器件,其包括:堆叠结构,包括竖直堆叠在基底上的电极;沟道结构,结合到电极以构成在基底上三维布置的多个存储器单元,沟道结构包括穿过堆叠结构的第一竖直沟道和第二竖直沟道以及设置在堆叠结构下面以使第一竖直沟道和第二竖直沟道彼此横向连接的第一水平沟道;第二水平沟道,具有第一导电类型并且连接到沟道结构的第一水平沟道的侧壁;导电塞,具有第二导电类型并且设置在第二竖直沟道的顶端上。

    垂直型非易失性存储器件及其制造方法以及字线凹陷结构

    公开(公告)号:CN107611136B

    公开(公告)日:2020-08-25

    申请号:CN201710816314.2

    申请日:2015-01-04

    Inventor: 李昌炫

    Abstract: 本发明提供垂直型非易失性存储器件及其制造方法以及字线凹陷结构,其中沟道结构形成在其中的沟道孔的大小之间的差异被减小。垂直型非易失性存储器件包括在其表面内具有沟道孔凹陷区域的基板。沟道结构从基板的表面在沟道孔凹陷区域当中的多个沟道孔凹陷区域上突起,包括绝缘层和导电层的存储单元叠层可以沿着沟道结构的侧壁交替地层叠。公共源极线沿着基板的表面在沟道孔凹陷区域当中的在字线凹陷区域中的其它沟道孔凹陷区域上延伸,该字线凹陷区域将相邻的存储单元叠层分离。还讨论了相关的制造方法。

Patent Agency Ranking