-
公开(公告)号:CN114256263A
公开(公告)日:2022-03-29
申请号:CN202111105868.4
申请日:2021-09-22
申请人: 三星电子株式会社
IPC分类号: H01L27/11524 , H01L27/11519 , H01L27/11556 , H01L27/1157 , H01L27/11565 , H01L27/11582 , G11C16/06
摘要: 一种半导体装置包括:衬底;衬底上的堆叠结构,并且堆叠结构包括层间绝缘层和栅电极的交替堆叠件;第一分离区和第二分离区,其各自延伸穿过堆叠结构并在第一方向上延伸;第一上分离区,第一上分离区在第一分离区与第二分离区之间并且延伸穿过堆叠结构的一部分;多个沟道结构,多个沟道结构在第一分离区与第二分离区之间并且延伸穿过堆叠结构;以及多个第一竖直结构,每个第一竖直结构延伸穿过第一分离区和第二分离区中的特定一个。第一分离区和第二分离区中的每一个在垂直于第一方向的第二方向上具有第一宽度。每个第一竖直结构在第二方向上具有第二宽度,第二宽度大于第一宽度。
-
公开(公告)号:CN107017261B
公开(公告)日:2022-03-01
申请号:CN201610952076.3
申请日:2016-11-02
申请人: 三星电子株式会社
IPC分类号: H01L27/11551 , H01L27/11578 , H01L27/115
摘要: 半导体器件被提供。半导体器件包括多个栅极电极。半导体器件包括相邻于多个栅极电极的沟道结构。半导体器件包括在沟道结构和多个栅极电极之间的多个电荷存储段。还提供形成半导体器件的方法。
-
公开(公告)号:CN107046037B
公开(公告)日:2021-12-07
申请号:CN201710063573.2
申请日:2017-02-03
申请人: 三星电子株式会社
IPC分类号: H01L27/11563 , H01L27/11568
摘要: 本公开提供垂直存储器件及其制造方法。一种垂直存储器件包括绝缘夹层图案、栅电极、沟道和电荷存储图案结构。绝缘夹层图案在第一方向上间隔开。栅电极分别在相邻的绝缘夹层图案之间。沟道在第一方向上延伸穿过绝缘夹层图案和栅电极。电荷存储图案结构包括在第二方向上顺序堆叠在沟道与每个栅电极之间的隧道绝缘图案、电荷俘获图案结构和阻挡图案。电荷俘获图案结构包括在第一方向上间隔开的电荷俘获图案。电荷俘获图案分别邻近第一栅电极的侧壁。第一电荷俘获图案在第一方向上沿第一绝缘夹层图案的侧壁延伸。
-
公开(公告)号:CN112382636A
公开(公告)日:2021-02-19
申请号:CN202010747798.1
申请日:2020-07-28
申请人: 三星电子株式会社
IPC分类号: H01L27/11578 , H01L27/11573
摘要: 一种半导体存储器件包括:外围逻辑结构,包括在基板上的外围电路;水平半导体层,沿着外围逻辑结构的顶表面延伸;多个堆叠结构,沿着第一方向布置在水平半导体层上;以及多个电极分隔区域,在所述多个堆叠结构中的每个中以在不同于第一方向的第二方向上延伸,其中所述多个堆叠结构中的每个包括第一电极垫和在第一电极垫上的第二电极垫,第一电极垫在第一方向上突出超过第二电极垫第一宽度,第一电极垫在第二方向上突出超过第二电极垫第二宽度,第二宽度不同于第一宽度。
-
公开(公告)号:CN110739315A
公开(公告)日:2020-01-31
申请号:CN201910387764.3
申请日:2019-05-10
申请人: 三星电子株式会社
IPC分类号: H01L27/11556 , H01L27/11582 , H01L29/10 , H01L29/423
摘要: 提供一种三维半导体存储器装置。所述三维半导体存储器装置包括:栅电极和模制绝缘层,交替地堆叠在基底上;沟道层,贯穿栅电极和模制绝缘层;以及栅极介电层,位于栅电极与沟道层之间。栅极介电层和沟道层可以位于基底的上部中,并且可以以第一角度弯曲且在基底的上部中在模制绝缘层下方延伸。
-
公开(公告)号:CN118354603A
公开(公告)日:2024-07-16
申请号:CN202410035672.X
申请日:2024-01-10
申请人: 三星电子株式会社
摘要: 一种垂直非易失性存储器件,包括:存储单元区域,所述存储单元区域包括在垂直方向上彼此交叠的多条栅极线以及使多条栅极线在垂直方向上彼此绝缘的绝缘层;延伸区域,延伸区域位于存储单元区域的一侧,延伸区域包括具有多个凸起焊盘的第一多个阶梯连接部,每一个凸起焊盘一体地连接到多条栅极线中的相应栅极线;外围电路结构,外围电路结构位于存储单元区域和延伸区域的下部中,外围电路结构包括外围电路布线层;贯通型单元接触图案,贯通型单元接触图案在延伸区域中穿透多条栅极线、绝缘层和第一多个阶梯连接部;以及贯通型单元接触监测图案,所述贯通型单元接触监测图案在延伸区域中与贯通型单元接触图案间隔开。
-
公开(公告)号:CN109427804B
公开(公告)日:2023-10-10
申请号:CN201810951270.9
申请日:2018-08-20
申请人: 三星电子株式会社
摘要: 公开了一种三维半导体器件,包括:水平半导体层,包括具有第一导电性的多个阱区和具有第二导电性的分离杂质区;以及多个单元阵列结构,分别设置在水平半导体层的阱区上。分离杂质区位于阱区之间并与阱区接触。每个单元阵列结构包括堆叠结构和多个竖直结构,所述堆叠结构包括相对于水平半导体层的顶表面的竖直方向上的多个堆叠电极,所述多个竖直结构穿透堆叠结构并连接到相应的阱区。
-
公开(公告)号:CN107359165B
公开(公告)日:2023-05-12
申请号:CN201710320519.1
申请日:2017-05-09
申请人: 三星电子株式会社
摘要: 一种垂直存储器件包括:在衬底上的下电路图案,在下电路图案上在基本上垂直于衬底的上表面的第一方向上彼此间隔开的多个栅电极,在第一方向上延伸穿过栅电极的沟道,包括在基本上平行于衬底的上表面的第二方向上延伸的第一公共源线(CSL)的存储单元块,以及连接到下电路图案和第一CSL并在第一方向上重叠第一CSL的第一接触插塞。
-
公开(公告)号:CN108735754B
公开(公告)日:2023-04-28
申请号:CN201810358928.5
申请日:2018-04-20
申请人: 三星电子株式会社
摘要: 提供了一种包括堆叠结构的半导体器件。包括多个栅电极的堆叠结构垂直地堆叠在衬底上并在第一方向上延伸。沟道结构包括穿透堆叠结构的垂直沟道以及连接垂直沟道的水平沟道。水平沟道被提供在堆叠结构下方。第一下布线图案设置在衬底与堆叠结构之间并电连接到沟道结构。每个第一下布线图案包括在第一方向上具有彼此不同宽度的第一部分和第二部分。每个第一下布线图案在交叉第一方向的第二方向上延伸并在第二方向上跨过堆叠结构。
-
公开(公告)号:CN112701126A
公开(公告)日:2021-04-23
申请号:CN202010756081.3
申请日:2020-07-31
申请人: 三星电子株式会社
IPC分类号: H01L27/11578 , H01L27/11568 , H01L27/11582
摘要: 提供了一种垂直存储器件,其包括:在衬底上的栅电极,栅电极在垂直于衬底的上表面的第一方向上间隔开并以阶梯布置堆叠;沟道,在第一方向上延伸穿过栅电极;第一接触插塞,延伸穿过栅电极中的第一栅电极的垫以接触第一栅电极的上表面,第一接触插塞延伸穿过栅电极中的第二栅电极的一部分,并且第二栅电极与第一栅电极相邻;第一间隔物,在第一接触插塞与第一栅电极和第二栅电极的面对第一接触插塞的侧壁之间,第一间隔物使第一接触插塞与第二栅电极电绝缘;以及第一掩埋图案,接触第一接触插塞和第一间隔物的底表面,第一掩埋图案包括绝缘材料。
-
-
-
-
-
-
-
-
-