无线传感网络中基于MAC协议的帧长度自适应数据传输方法

    公开(公告)号:CN105959979A

    公开(公告)日:2016-09-21

    申请号:CN201610383103.X

    申请日:2016-06-01

    Applicant: 东南大学

    Inventor: 张萌 喻国芳

    CPC classification number: H04W28/04 H04W84/18

    Abstract: 本发明公开了一种无线传感网络中基于MAC协议的帧长度自适应数据传输方法,发送节点对发送的数据进行估错码编码EEC1,并存储在发送节点,而不需要发送到接收端,当接收节点接收到数据时,以同样的方式将接收到的数据进行估错码编码EEC2并将编码整合到应答信号中发送个发送节点,发送节点接收到应答信号后,提取EEC2,并将其与EEC1运算估计误码率,判断接收节点接收到的数据是否可用,并决定是否重发当前数据。在整个数据传输过程中,发送节点的编码不需要发送,因此保证了EEC1不会出现误码,而EEC2放在应答信号中发送,应答信号比较短,发送出现误码的概率较小,因此EEC2可靠性有效提高,用于估计出来的误码率准确性也较高。

    一种适用于高速模数转换器的低延时比较器

    公开(公告)号:CN105763192A

    公开(公告)日:2016-07-13

    申请号:CN201610068639.2

    申请日:2016-02-01

    Applicant: 东南大学

    CPC classification number: H03M1/12

    Abstract: 本发明公开了一种适用于高速模数转换器的低延时比较器,包括两级可再生比较电路,第一级可再生比较电路包括输入电路、复位电路和第一可再生电路,第二级可再生比较电路包括比较复位电路和第二可再生电路。相对于传统可再生动态比较器和传统双尾电流动态比较器,本发明在不增加额外版图面积的前提下,改进了电路结构。经过改进的新电路结构,通过两级可再生比较电路形成正反馈,减小了比较器的延时,同时隔离了输入对管与敏感节点,减小了敏感节点对于输入端产生的回踢噪声。相比于传统双尾电流动态比较器,本案提出的两级可再生动态比较器具有延迟时间短失调误差小的特点,特别适用于高速模数转换系统。

    一种应用于OFDM系统的符号定时同步和载波同步方法

    公开(公告)号:CN103259756B

    公开(公告)日:2016-06-29

    申请号:CN201310138640.4

    申请日:2013-04-19

    Applicant: 东南大学

    Abstract: 本发明公开一种应用于OFDM系统的符号定时同步和载波同步方法,包括以下步骤:1)OFDM系统的发射模块在有效OFDM符号前发送第一、第二训练序列;2)接收时根据第一训练序列进行准确的符号定时同步;3)根据接收到的第一训练序列进行粗载波频偏估计;4)根据接收到的第一、第二训练序列进行细载波频偏估计;5)根据粗载波频偏估计值对产生细载波频偏估计进行修正;6)利用步骤3和步骤5产生的结果,计算总载波频偏;7)利用步骤6的结果进行载波频偏补偿。本发明提出符号定时同步和载波同步方法不仅复杂度低而且性能良好,定时同步的定时误差和载波频偏估计的均方误差都比较小,对信号噪声和载波频偏不敏感,最大可估计范围为子载波间距的4倍。

    一种应用于近阈值SARADC的二进制电容阵列及其低功耗开关方法

    公开(公告)号:CN105553479A

    公开(公告)日:2016-05-04

    申请号:CN201610056385.2

    申请日:2016-01-27

    Applicant: 东南大学

    CPC classification number: H03M1/466

    Abstract: 本发明公开了一种应用于近阈值SAR ADC的二进制电容阵列及其低功耗开关方法,通过对其核心模块DAC电容阵列的特殊构建并结合所提出的新的开关算法,能够大大降低SAR ADC转换过程中DAC部分的功耗。该算法只采用两个参考电平,适用于近阈值电压下的SAR ADC设计。通过灵活运用联合、分裂和浮置的电容开关技术,电容阵列的总面积与普通两电平电容开关技术所需要的电容阵列面积相比,减少50%。

    一种应用于ΣΔ模数转换器调制器的动态元件匹配方法

    公开(公告)号:CN105322968A

    公开(公告)日:2016-02-10

    申请号:CN201510601416.3

    申请日:2015-09-18

    Applicant: 东南大学

    Abstract: 本发明公开了一种应用于ΣΔ模数转换器调制器的动态元件匹配方法,输入的模拟信号与反馈的DAC信号相减,经过环路滤波器,最后经多位内部量化器输出数字信号;多位内部量化器输出的数字信号首先经过旋转数据加权平均方法处理,再经过数模转换器转换后作为反馈的DAC信号;旋转数据加权平均方法中使用到动态元件匹配逻辑电路,通过动态元件匹配逻辑电路对多位反馈数模转换器元件间失配误差进行整形。本发明基于旋转数据加权平均的数字校准方法,从而将原本相对固定的电流源失配或电容失配进行一阶整形,并且抑制与信号相关的谐波量,提高了ΣΔ模数转换器调制器的信噪比。

    一种视频帧的下采样方法和上采样方法以及传输处理方法

    公开(公告)号:CN105263027A

    公开(公告)日:2016-01-20

    申请号:CN201510593694.9

    申请日:2015-09-17

    Applicant: 东南大学

    CPC classification number: H04N19/59 H04N19/625

    Abstract: 本发明公开了一种视频帧的下采样方法和上采样方法以及传输处理方法,利用视频帧经过离散余弦变换后大部分能量都集中在低频系数中和高频系数所对应的空间域是稀疏的这两个性质,将视频帧经过离散余弦变换后,下采样截取低频系数,将高频系数所对应的空间域利用压缩感知理论进行下采样;在上采样端,将高频系数补零利用逆离散余弦变换回到空间域,利用压缩感知重构算法重构高频系数所对应的空间域,低频系数补零的空间域成分加上高频压缩感知重构算法得到的空间域成分就得到与原视频帧高度一致的重构视频帧。本发明方法在与传统方案相同的下采样比下,上采样得到的视频帧对原视频帧具有更高的相似度。

    一种基于E-TSPC结构的低功耗2/3分频器电路

    公开(公告)号:CN105262478A

    公开(公告)日:2016-01-20

    申请号:CN201510785565.X

    申请日:2015-11-16

    Applicant: 东南大学

    CPC classification number: H03K23/00

    Abstract: 本发明公开了一种基于E-TSPC结构的低功耗2/3分频器电路,包括两级E-TSPC结构D触发器和内嵌门电路。该电路适用于低电源电压下,锁相环电路中的双模预分频电路。其中,由模式控制信号决定电路工作在2分频或3分频模式。同传统TSPC结构的分频器相比,该电路具有更高的工作频率。通过模式控制信号,在2分频模式下实现对前级D触发器的完全关断,后级D触发器单独完成2分频功能。相比传统E-TSPC结构的2/3分频电路,该电路具有更小的功耗。本发明适应低电压低功耗的设计要求,实现了可以工作在吉赫兹频率下的极低功耗2/3分频电路。

    单载波频域均衡系统中基于导频块的信道估计方法

    公开(公告)号:CN103220242B

    公开(公告)日:2015-12-02

    申请号:CN201310143855.5

    申请日:2013-04-22

    Applicant: 东南大学

    Inventor: 张萌 蔡琰 时龙兴

    Abstract: 本发明公开了一种单载波频域均衡系统中基于导频块的信道估计方法,将一个以上数据块组成一个长帧,在每个长帧中插入一段由若干UW构成的UW序列,将两个UW作为一组构成周期性的导频块;在信道估计时,首先利用导频块的周期性,估计出信道的噪声方差,然后利用LS算法求出每个子信道的频率响应,通过IDFT/IFFT回到时域后,根据估计出的噪声方差设置阈值,对信道脉冲响应进行降噪处理,最后经过DFT/FFT变换到频域,估计出信道频率响应。本发明提供的单载波频域均衡系统中基于导频块的信道估计方法,针对慢衰落信道的特点,对传统的SC-FDE帧结构进行改进,并在此基础上对基于DFT的信道估计算法进行改进,同时估计出信道的频率响应和噪声方差,提高算法的性能。

    一种低复杂度的低密度奇偶校验LDPC码编码电路结构

    公开(公告)号:CN103036577B

    公开(公告)日:2015-09-30

    申请号:CN201210584037.4

    申请日:2012-12-28

    Applicant: 东南大学

    Abstract: 一种低复杂度的低密度奇偶校验LDPC码编码电路结构,该LDPC码的编码电路结构包括乘法运算电路,加法运算电路,以及控制电路。该编码电路通过输入的原始未编码的信息序列与LDPC码的校验矩阵进行按行运算,最终求取校验序列来实现。该编码电路结构针对码率大于0.5,具有近似下三角形式的准循环LDPC码,采用按照LDPC码校验矩阵的行进行运算的方式,减少硬件资源,并且采用部分并行的运算方式,保证编码电路的数据吞吐量,实现具有接近于下三角形式的准循环LDPC码的低复杂度编码。

    应用于单端SARADC的电容失配校准电路及其校准方法

    公开(公告)号:CN104917527A

    公开(公告)日:2015-09-16

    申请号:CN201510374237.0

    申请日:2015-06-30

    Applicant: 东南大学

    Abstract: 本发明公开了一种应用于单端SAR ADC电容失配校准方法,通过可以校准SAR ADC的电容失配所引起的误差。该方法在模拟域只需要插入两对冗余电容,在数字域进行电容失配的补偿。其中含有两对冗余点电容的二进制电容DAC包括分段二进制电容DAC以及插入在分段电容MSB段最低位Cj的冗余电容Cjr+,Cjr-,以及插入在LSB段中的冗余电容Cqr+,Cqr-。冗余位计算模块将所插入的冗余位加入与其他正常位计算成N-bit的有效输出。电容失配校准模块对输出结果进行电容失配的补偿。该校准方法传统的SAR ADC结构只加入了两对冗余电容,失配补偿的计算在数字域中进行,从而减小版图面积,以及模拟电路复杂度。

Patent Agency Ranking