公开(公告)号：CN105060286B

公开(公告)日：2017-12-15

申请号：CN201510532088.6

申请日：2015-08-26

申请人： 中国科学院上海微系统与信息技术研究所

发明人： 狄增峰 ,  戴家赟 ,  王刚 ,  郑晓虎 ,  薛忠营 ,  史晓华 ,  张苗

IPC分类号： C01B32/186

摘要： 本发明提供一种褶皱状石墨烯的制备方法，包括：提供一催化基底，将所述催化基底放入生长腔室，往所述生长腔室通入碳源，并将所述催化基底加热至预设温度，在所述催化基底表面生长得到石墨烯；在非氧化性保护气氛下，调节降温速率，使所述石墨烯表面出现预设高度、宽度及密度的褶皱。本发明以催化基底例如半导体材料锗（体锗、绝缘体上锗、体硅上外延锗、三五族上外延锗等）为催化剂，通过气态或固态碳源在催化基底表面制备石墨烯，在非氧化性气氛保护下，调节降温速率(200℃/min‑1℃/min)，可以方便高效的控制制备的石墨烯表面褶皱的形貌（高度、宽度）及密度，制得的褶皱状石墨烯在传感器、柔性电子器件、生物等领域具有重要应用。

公开(公告)号：CN104752308B

公开(公告)日：2017-12-05

申请号：CN201310732416.8

申请日：2013-12-26

申请人： 中国科学院上海微系统与信息技术研究所

发明人： 张苗 ,  陈达 ,  薛忠营 ,  郭庆磊 ,  王刚 ,  母志强 ,  狄增峰

IPC分类号： H01L21/762

摘要： 本发明提供一种基于混合加热制备绝缘体上材料的方法，包括以下步骤：S1：提供一Si衬底，在所述Si衬底表面外延生长掺杂单晶薄膜；S2：接着再外延生长一待转移层；S3：从所述待转移层正面进行离子注入，使离子注入到所述掺杂单晶薄膜与所述Si衬底的界面以下预设深度；S4：提供表面具有绝缘层的基板与所述待转移层键合形成键合片，并在第一预设温度下退火并保持第一预设时间，以使所述掺杂单晶薄膜吸附离子并形成微裂纹；S5：再将所述键合片在第二预设温度下退火并保持第二预设时间，剥离得到绝缘体上材料；所述第一预设温度高于所述第二预设温度，所述第一预设时间小于所述第二预设时间。本发明可以减小制备周期，降低成本，且无需经过后续CMP处理。

公开(公告)号：CN106904599A

公开(公告)日：2017-06-30

申请号：CN201510952653.4

申请日：2015-12-17

申请人： 中国科学院上海微系统与信息技术研究所

发明人： 狄增峰 ,  汪子文 ,  戴家赟 ,  王刚 ,  郑晓虎 ,  薛忠营 ,  张苗 ,  王曦

IPC分类号： C01B32/186 ,  H01L21/02

CPC分类号： H01L21/02527 ,  C01P2002/82

摘要： 本发明提供一种在绝缘衬底上制备图形石墨烯的方法，包括：1）提供一绝缘衬底，于绝缘衬底上沉积锗薄膜；2）采用光刻刻蚀工艺于锗薄膜中刻蚀出所需图形，形成图形锗薄膜；以及步骤3）以所述图形锗薄膜为催化剂，在高温下生长石墨烯，同时，图形锗薄膜在高温下不断蒸发，并最终被全部去除，获得结合于绝缘衬底上的图形石墨烯。本发明通过在绝缘衬底上制备锗薄膜，并光刻刻蚀所述锗薄膜形成所需图形后，催化生长石墨烯，并在生长的同时将锗薄膜蒸发去除，获得绝缘体上图形石墨烯，克服了采用光刻刻蚀工艺对石墨烯进行刻蚀所带来的光刻胶等污染，提高了绝缘体上图形石墨烯材料的质量及性能。采用本发明的方法可以获得质量很高的图形石墨烯。

公开(公告)号：CN106711019A

公开(公告)日：2017-05-24

申请号：CN201510792045.1

申请日：2015-11-17

申请人： 中国科学院上海微系统与信息技术研究所

发明人： 张波 ,  孟骁然 ,  俞文杰 ,  狄增峰 ,  张苗

IPC分类号： H01L21/02

摘要： 本发明提供一种利用可控缺陷石墨烯插入层制备金属-半导体合金的方法，包括以下步骤：1）提供半导体衬底；2）在半导体衬底表面形成石墨烯；3）对石墨烯进行离子注入，以得到密度可控的缺陷石墨烯；4）在缺陷石墨烯表面形成金属层；5）对步骤4）得到的结构进行退火处理，形成金属-半导体合金层。通过在半导体衬底与金属层之间形成石墨烯插入层，可以有效地改善半导体衬底与金属-半导体合金层的界面的接触特性，外延得到的金属-半导体合金层质量更好、性能更加稳定；石墨烯插入层具有较高的电子迁移率，可以有效地降低外延生长的金属-半导体合金层电阻及半导体衬底与金属-半导体合金层的接触电阻，从而提高其电学性能。

公开(公告)号：CN103633010B

公开(公告)日：2016-12-21

申请号：CN201210310581.X

申请日：2012-08-28

申请人： 中国科学院上海微系统与信息技术研究所

发明人： 张苗 ,  陈达 ,  狄增峰 ,  薛忠营 ,  卞剑涛 ,  王刚

IPC分类号： H01L21/762 ,  H01L21/20 ,  H01L21/304

CPC分类号： H01L21/76254 ,  H01L21/30604 ,  H01L21/30625

摘要： 本发明提供一种利用掺杂超薄层吸附制备超薄绝缘体上材料的方法。该方法首先在第一衬底上依次外延生长超薄掺杂单晶薄膜和超薄顶层薄膜，并通过离子注入和键合工艺，制备出高质量的超薄绝缘体上材料。所制备的超薄绝缘体上材料的厚度范围为5~50 nm。本发明利用超薄掺杂单晶薄膜对其下注入离子的吸附作用，形成微裂纹以致剥离，剥离后绝缘体上材料表面粗糙度小。此外，杂质原子增强了超薄单晶薄膜对离子的吸附能力，得以降低制备过程中的离子注入剂量和退火温度，有效减轻了顶层薄膜中注入的损伤，达到了提高生产效率和降低生产成本的目的。

公开(公告)号：CN105866983A

公开(公告)日：2016-08-17

申请号：CN201610216678.2

申请日：2016-04-08

申请人： 中国科学院上海微系统与信息技术研究所

发明人： 李伟 ,  狄增峰 ,  齐功民 ,  张苗 ,  母志强 ,  王曦

IPC分类号： G02F1/015 ,  H01L31/115 ,  B82Y30/00

CPC分类号： G02F1/015 ,  B82Y30/00 ,  G02F2001/0154 ,  H01L31/115

摘要： 本发明提供一种锗银复合材料及其在光电器件中的应用，所述锗银复合材料包括本征锗及埋在所述本征锗中的银纳米颗粒。所述锗银复合材料可以通过离子注入法将银离子注入到本征锗中并退火得到。本发明可以利用银纳米颗粒的局域表面等离子体共振增强作用，以及纳米颗粒之间表面等离子体共振耦合排斥作用，调控共振增强峰位频率在近红外波段，从而增强锗在近红外波段的光电响应。通过控制纳米银颗粒在本征锗中的密度，可以有效的控制增强锗光电响应的频谱范围从可见光到近红外。

公开(公告)号：CN103187248B

公开(公告)日：2016-05-04

申请号：CN201110449534.9

申请日：2011-12-29

申请人： 中国科学院上海微系统与信息技术研究所

发明人： 姜海涛 ,  张苗 ,  狄增峰 ,  卞建涛 ,  王曦

IPC分类号： H01L21/20 ,  H01L21/8238

摘要： 本发明提供一种混合晶向绝缘体上锗晶片及器件的制备方法，通过在绝缘层上形成生长窗口在具有第一晶向的衬底上形成具有第二晶向的全局GOI，然后在具有第二晶向的衬底上形成具有第二晶向的Ge层，以制备出混合晶向绝缘体上锗晶片。在具有（100）晶向的Ge层制备NMOS器件，在具有（110）晶向的Ge层制备PMOS器件，在保证NMOS载流子迁移率的同时，大大地提高了PMOS载流子的迁移率，从而提高器件的整体驱动电流，降低了寄生电容，有利于电路集成度的提高。本发明工艺步骤简单，适用于半导体工业生产。

公开(公告)号：CN105428302A

公开(公告)日：2016-03-23

申请号：CN201410475087.8

申请日：2014-09-17

申请人： 中国科学院上海微系统与信息技术研究所

发明人： 张苗 ,  陈达 ,  王刚 ,  郭庆磊 ,  母志强 ,  孙高迪 ,  薛忠营 ,  狄增峰

IPC分类号： H01L21/762

摘要： 本发明提供一种利用低温剥离技术制备绝缘体上材料的方法，至少包括以下步骤：首先提供一衬底，在其上依次外延掺杂层及待转移层；然后进行离子注入，使离子注入到所述掺杂层下表面以下预设深度；再提供一表面形成有绝缘层的基板，与待转移层键合形成键合片并进行微波退火处理，使掺杂层吸附离子形成微裂纹从下表面处剥离，得到绝缘体上材料。本发明利用掺杂层吸附剥离及键合来制备绝缘体上材料，其中，对键合片进行微波退火处理，微波退火处理过程中，掺杂层与衬底界面处局域温度较高以致剥离，而键合片整体温度较低，使得掺杂离子不易扩散到待转移层中，且低温不会对所述待转移层及其它层产生不良影响，有利于制备得到高质量的绝缘体上材料。

公开(公告)号：CN105428301A

公开(公告)日：2016-03-23

申请号：CN201410475054.3

申请日：2014-09-17

申请人： 中国科学院上海微系统与信息技术研究所

发明人： 张苗 ,  陈达 ,  王刚 ,  郭庆磊 ,  孙高迪 ,  母志强 ,  薛忠营 ,  狄增峰

IPC分类号： H01L21/762 ,  H01L21/324

摘要： 本发明提供一种利用微波退火技术低温制备GOI的方法，至少包括以下步骤：首先提供一衬底并在其上依次外延掺杂层及第一Ge层；然后进行离子注入，使离子注入到所述掺杂层下表面以下预设深度；再提供一表面形成有绝缘层的基板，与第一Ge层键合形成键合片，并进行微波退火处理，使掺杂层吸附离子形成微裂纹从下表面处剥离，得到绝缘体上锗。本发明利用掺杂层吸附剥离及键合来制备GOI，其中，对键合片进行微波退火处理，微波退火处理过程中，掺杂层与衬底界面处局域温度较高以致剥离，而键合片整体温度较低，使得掺杂离子不易扩散到第一Ge层中，且低温不会对第一Ge层及其它层产生不良影响，有利于制备得到高质量的GOI。

公开(公告)号：CN102790084B

公开(公告)日：2016-03-16

申请号：CN201110126382.9

申请日：2011-05-16

申请人： 中国科学院上海微系统与信息技术研究所

发明人： 狄增峰 ,  卞剑涛 ,  张苗 ,  王曦

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/762 ,  H01L21/84

CPC分类号： H01L21/84 ,  H01L21/8258

摘要： 本发明提供了一种锗和III-V混合共平面的SOI半导体结构及其制备方法。绝缘体上锗和III-V族半导体材料共平面异质集成的半导体结构包含至少一个形成在绝缘层上的锗衬底，而另一衬底是被形成在锗半导体上的III-V族半导体材料。形成该半导体结构的制备方法包括：制备全局绝缘体上锗衬底结构；在绝缘体上锗衬底结构上制备III-V族半导体材料层；进行第一次光刻，将图形化窗口刻蚀至锗层以形成凹槽；在所述凹槽中制备侧墙；采用选择性外延制备锗薄膜；进行化学机械研磨以获得锗和III-V族半导体材料共平面的异质集成半导体结构；去除侧墙及紧靠侧墙处的缺陷锗层部分；实现锗和III-V族半导体材料之间的隔离；通过形成MOS结构制备包含锗沟道PMOS和III-V沟道NMOS的高性能CMOS器件。