公开(公告)号：CN105895746A

公开(公告)日：2016-08-24

申请号：CN201610494414.3

申请日：2016-06-29

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 俞健 ,  卞剑涛 ,  张丽平 ,  刘毓成 ,  孟凡英 ,  刘正新

IPC: H01L31/18 ,  H01L31/0216 ,  H01L31/0224 ,  H01L31/0747

CPC classification number: Y02E10/50 ,  Y02P70/521 ,  H01L31/1804 ,  H01L31/02168 ,  H01L31/022425 ,  H01L31/0747

Abstract: 本发明提供一种具有叠层减反特性的晶体硅异质结太阳电池及其制备方法，所述制备方法包括：步骤1），表面具有透明导电层的硅异质结光伏结构；步骤2），于所述透明导电层表面形成金属栅线；步骤3），于所述金属栅线顶部及透明导电层表面覆盖介电减反射薄膜；步骤4），进行低温退火处理使金属栅线与表层的介电减反射薄膜反应形成导电混合相通路。本发明的金属栅线处的结构采用透明导电层?金属栅线?介电减反射薄膜的三明治结构，并通过低温后处理，金属栅线可以与表层的介电减反射薄膜反应，从而实现导电通路。本发明具有低成本、高可靠性的优势，与现有异质结太阳电池制备工艺匹配的特点，在太阳电池制造领域具有广泛的应用前景及实用价值。

公开(公告)号：CN103021848B

公开(公告)日：2015-06-24

申请号：CN201110279693.9

申请日：2011-09-20

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 卞剑涛 ,  薛忠营 ,  狄增峰 ,  张苗

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/06 ,  H01L29/165

CPC classification number: H01L21/02532 ,  H01L21/02617 ,  H01L29/165 ,  H01L29/66356 ,  H01L29/66431 ,  H01L29/7391

Abstract: 本发明提供一种锗硅异质结隧穿场效应晶体管及其制备方法，在SiGe或Ge区制作器件的源区，Si区制作器件的漏区，获得高ON电流的同时保证了低OFF电流，采用局部锗氧化浓缩技术实现局部高锗组份的SGOI或GOI，在局部高锗组份的SGOI或GOI中，锗组份从50%~100%可控，并且，薄膜厚度可控制在5~20nm，易于器件工艺实现。SiGe或Ge与Si在氧化浓缩过程中，它们之间形成了一个锗组份渐变的锗硅异质结结构，消除缺陷的产生。本发明的制备方法工艺简单，与CMOS工艺兼容，适用于大规模的工业生产。

公开(公告)号：CN104319316A

公开(公告)日：2015-01-28

申请号：CN201410608127.1

申请日：2014-10-31

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 卞剑涛 ,  端伟元 ,  俞健 ,  刘正新

IPC: H01L31/20 ,  H01L27/142 ,  H01L31/0352 ,  H01L31/075 ,  H01L31/0224

CPC classification number: Y02E10/50 ,  Y02P70/521 ,  H01L31/202 ,  H01L31/022425 ,  H01L31/035272 ,  H01L31/075 ,  H01L31/18

Abstract: 本发明提出了一种高效薄膜晶硅太阳电池及其自主能源集成芯片的制备方法，该方法采用了硅薄膜外延技术，克服了CMOS集成电路和太阳电池对硅材料掺杂浓度要求不同之间的矛盾；太阳电池采用本征非晶硅层/N型非晶硅层/透明导电膜异质结结构，提高了开路电压和转换效率，有利于提高芯片有效面积和集成度；利用了SOI材料中埋氧层的钝化和光学特性，可以提高薄膜晶硅太阳电池性能。该集成技术中，采用了两次ITO技术，克服了高温热处理对太阳电池性能，特别是开路电压的影响。本发明的制备方法与CMOS工艺具有兼容性，适用于大规模的工业生产。

公开(公告)号：CN105895746B

公开(公告)日：2017-08-15

申请号：CN201610494414.3

申请日：2016-06-29

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 俞健 ,  卞剑涛 ,  张丽平 ,  刘毓成 ,  孟凡英 ,  刘正新

IPC: H01L31/18 ,  H01L31/0216 ,  H01L31/0224 ,  H01L31/0747

CPC classification number: Y02E10/50 ,  Y02P70/521

Abstract: 本发明提供一种具有叠层减反特性的晶体硅异质结太阳电池及其制备方法，所述制备方法包括：步骤1），表面具有透明导电层的硅异质结光伏结构；步骤2），于所述透明导电层表面形成金属栅线；步骤3），于所述金属栅线顶部及透明导电层表面覆盖介电减反射薄膜；步骤4），进行低温退火处理使金属栅线与表层的介电减反射薄膜反应形成导电混合相通路。本发明的金属栅线处的结构采用透明导电层‑金属栅线‑介电减反射薄膜的三明治结构，并通过低温后处理，金属栅线可以与表层的介电减反射薄膜反应，从而实现导电通路。本发明具有低成本、高可靠性的优势，与现有异质结太阳电池制备工艺匹配的特点，在太阳电池制造领域具有广泛的应用前景及实用价值。

公开(公告)号：CN103633010B

公开(公告)日：2016-12-21

申请号：CN201210310581.X

申请日：2012-08-28

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 张苗 ,  陈达 ,  狄增峰 ,  薛忠营 ,  卞剑涛 ,  王刚

IPC: H01L21/762 ,  H01L21/20 ,  H01L21/304

CPC classification number: H01L21/76254 ,  H01L21/30604 ,  H01L21/30625

Abstract: 本发明提供一种利用掺杂超薄层吸附制备超薄绝缘体上材料的方法。该方法首先在第一衬底上依次外延生长超薄掺杂单晶薄膜和超薄顶层薄膜，并通过离子注入和键合工艺，制备出高质量的超薄绝缘体上材料。所制备的超薄绝缘体上材料的厚度范围为5~50 nm。本发明利用超薄掺杂单晶薄膜对其下注入离子的吸附作用，形成微裂纹以致剥离，剥离后绝缘体上材料表面粗糙度小。此外，杂质原子增强了超薄单晶薄膜对离子的吸附能力，得以降低制备过程中的离子注入剂量和退火温度，有效减轻了顶层薄膜中注入的损伤，达到了提高生产效率和降低生产成本的目的。

公开(公告)号：CN102790084B

公开(公告)日：2016-03-16

申请号：CN201110126382.9

申请日：2011-05-16

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 狄增峰 ,  卞剑涛 ,  张苗 ,  王曦

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/762 ,  H01L21/84

CPC classification number: H01L21/84 ,  H01L21/8258

Abstract: 本发明提供了一种锗和III-V混合共平面的SOI半导体结构及其制备方法。绝缘体上锗和III-V族半导体材料共平面异质集成的半导体结构包含至少一个形成在绝缘层上的锗衬底，而另一衬底是被形成在锗半导体上的III-V族半导体材料。形成该半导体结构的制备方法包括：制备全局绝缘体上锗衬底结构；在绝缘体上锗衬底结构上制备III-V族半导体材料层；进行第一次光刻，将图形化窗口刻蚀至锗层以形成凹槽；在所述凹槽中制备侧墙；采用选择性外延制备锗薄膜；进行化学机械研磨以获得锗和III-V族半导体材料共平面的异质集成半导体结构；去除侧墙及紧靠侧墙处的缺陷锗层部分；实现锗和III-V族半导体材料之间的隔离；通过形成MOS结构制备包含锗沟道PMOS和III-V沟道NMOS的高性能CMOS器件。

公开(公告)号：CN103295951A

公开(公告)日：2013-09-11

申请号：CN201210045455.6

申请日：2012-02-27

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 卞剑涛 ,  狄增峰 ,  张苗

IPC: H01L21/762 ,  H01L27/12

Abstract: 本发明提供一种基于混合晶向SOI的器件系统结构及制备方法。根据本发明的制备方法，首先制备全局混晶SOI结构；接着，在所述全局混晶SOI结构上形成外延图形窗口；接着，在所述外延图形窗口处外延硅，并使外延硅后的图形化混晶SOI结构表面平坦化；随后再在外延硅后的全局混晶SOI结构上形成隔离器件的隔离结构；最后，在具有隔离结构的图形化混晶SOI结构的（110）衬底部分制备P型高压器件结构、在（100）衬底部分制备N型高压器件结构和/或低压器件结构，由此可有效提高空穴迁移率，改善P型高压器件的Rdson，提高器件性能，有利于进一步提高集成度、降低功耗。

公开(公告)号：CN103165511A

公开(公告)日：2013-06-19

申请号：CN201110418133.7

申请日：2011-12-14

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 姜海涛 ,  张苗 ,  狄增峰 ,  卞剑涛 ,  王曦

IPC: H01L21/762

Abstract: 本发明提供一种制备GOI的方法，采用生长Ge组分渐变的Si1-xGex层作为梯度缓冲层，以制备出高纯度、低缺陷的纯Ge层，然后通过离子注入在梯度缓冲层与纯Ge层的界面附近形成剥离层，接着进行退火使其剥离。采用本方法能达到低剂量离子注入实现GOI材料的制备，且制备出的GOI材料具有高纯度、低缺陷的特点。本方法工艺简单，适合工业生产。

公开(公告)号：CN103065938A

公开(公告)日：2013-04-24

申请号：CN201210593808.6

申请日：2012-12-31

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 狄增峰 ,  郭庆磊 ,  张苗 ,  卞剑涛 ,  叶林 ,  陈达

IPC: H01L21/02

Abstract: 本发明涉及一种制备直接带隙Ge薄膜的方法，包括提供一GeOI衬底；对所述顶层锗纳米薄膜进行图形化处理，开出若干与底部所述埋氧层贯通的腐蚀窗口；湿法腐蚀直至埋氧层被彻底腐蚀掉，使得所述图形化的顶层锗纳米薄膜与硅衬底虚接触；提供一PDMS载体，所述PDMS载体与所述顶层锗纳米薄膜紧密接触，从而将与硅衬底虚接触的顶层锗纳米薄膜转移到PDMS载体上；将该PDMS载体两端夹紧，并反向施加机械拉伸使得顶层锗纳米薄膜随着PDMS载体的拉伸而形变，在其内部产生张应变。采用本发明的方法制备的直接带隙Ge薄膜应变大小可控，可用于光电器件；其具有低缺陷、低位错密度的特点；通过机械拉伸制备直接带隙Ge纳米薄膜的方法工艺简单，成本较低。

公开(公告)号：CN102790084A

公开(公告)日：2012-11-21

申请号：CN201110126382.9

申请日：2011-05-16

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 狄增峰 ,  卞剑涛 ,  张苗 ,  王曦

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/762 ,  H01L21/84

CPC classification number: H01L21/84 ,  H01L21/8258

Abstract: 本发明提供了一种锗和III-V混合共平面的SOI半导体结构及其制备方法。绝缘体上锗和III-V族半导体材料共平面异质集成的半导体结构包含至少一个形成在绝缘层上的锗衬底，而另一衬底是被形成在锗半导体上的III-V族半导体材料。形成该半导体结构的制备方法包括：制备全局绝缘体上锗衬底结构；在绝缘体上锗衬底结构上制备III-V族半导体材料层；进行第一次光刻，将图形化窗口刻蚀至锗层以形成凹槽；在所述凹槽中制备侧墙；采用选择性外延制备锗薄膜；进行化学机械研磨以获得锗和III-V族半导体材料共平面的异质集成半导体结构；去除侧墙及紧靠侧墙处的缺陷锗层部分；实现锗和III-V族半导体材料之间的隔离；通过形成MOS结构制备包含锗沟道PMOS和III-V沟道NMOS的高性能CMOS器件。