一种虚拟金属填充结构及带虚拟金属填充物的平面电感器

    公开(公告)号:CN102270625A

    公开(公告)日:2011-12-07

    申请号:CN201010192379.2

    申请日:2010-06-04

    Inventor: 程仁豪

    Abstract: 本发明公开了一种虚拟金属填充结构,所述虚拟金属填充结构包括多层虚拟金属层,且其中每层虚拟金属层包括多个虚拟金属,所述每层虚拟金属层中的虚拟金属与相邻虚拟金属层中的虚拟金属交叉排列,从而使虚拟金属分布更均匀,降低了虚拟金属对集成电路性能的影响。同时,本发明还公开了一种带虚拟金属填充物的平面电感器,所述带虚拟金属填充物的平面电感器包括电感主体、与所述电感主体相连的电感绕线以及位于所述电感主体及电感绕线下方的虚拟金属填充物,所述虚拟金属填充物具有上述的虚拟金属填充结构,从而使平面电感器的电感区域下方的金属密度更均匀,降低了虚拟金属对平面电感器品质因子的影响。

    变容器电容-电压模型及其形成装置和方法、使用方法

    公开(公告)号:CN101329692A

    公开(公告)日:2008-12-24

    申请号:CN200710042134.X

    申请日:2007-06-18

    Abstract: 一种变容器电容-电压模型及其形成装置和方法、使用方法,根据方程如右式,A1为自变量x取最小值时的因变量y值;A2为自变量x取最大值时的因变量y值;所述x值为变容器的电压;所述y值为变容器的电容值。本发明通过根据变容器的栅极条的长度L及宽度W,确定中的参数A1和A2的值,降低了电容-电压实验数据与电容-电压模型曲线之间的误差;降低了变容器的实验数据的S参数与根据模型曲线计算获得的S参数之间的误差;降低了变容器的品质因子Q的实验数据与模型曲线之间的误差。

    集成电路内电感及其制造方法

    公开(公告)号:CN101312186A

    公开(公告)日:2008-11-26

    申请号:CN200710040983.1

    申请日:2007-05-21

    Abstract: 本发明公开了一种集成电路内电感及其制造方法,该电感包括衬底、隔离层、位于所述隔离层表面的下层金属层和层间介质层、位于所述层间介质层表面的螺旋形的上层金属层,且在所述层间介质层内还具有用于连接所述下层金属层和上层金属层的通孔;此外,其还包括掺杂类型与所述衬底的掺杂类型相反的位于所述衬底内的阱层,这一阱层使得集成电路内电感的衬底内在纵向形成了PN结,有效提高了电感的Q值。本发明还提供了对应的集成电路内电感的制造方法,其可以与集成电路的工艺结合实现,不需要增加额外的工艺,实现起来简单方便。

    平衡非平衡转换器
    17.
    发明公开

    公开(公告)号:CN109428141A

    公开(公告)日:2019-03-05

    申请号:CN201710769641.7

    申请日:2017-08-31

    Abstract: 本申请公开了一种平衡非平衡转换器,涉及半导体技术领域。平衡非平衡转换器包括第一螺旋线圈和第二螺旋线圈。第一螺旋线圈包括:多圈第一金属线;位于多圈第一金属线上方的第二金属线,通过导电栓塞与最内圈的第一金属线连接。第二螺旋线圈包括:多圈第三金属线,相邻的第三金属线被一圈第一金属线隔开;多圈第四金属线,位于多圈第三金属线上方,每圈第四金属线通过导电栓塞与一圈第三金属线连接,相对靠外圈的第四金属线与相对靠外圈的第三金属线连接,相对靠内圈的第四金属线与相对靠内圈的第三金属线连接。第二金属线与最内圈的第一金属线在上下方向上不交叠,多圈第四金属线中的至少一圈第四金属线和与该第四金属线连接的第三金属线在上下方向上不交叠。

    螺旋差分电感器
    18.
    发明授权

    公开(公告)号:CN104733426B

    公开(公告)日:2018-09-25

    申请号:CN201310705806.6

    申请日:2013-12-19

    Abstract: 本发明提供一种螺旋差分电感器,至少包括:第一端口及与所述第一端口相向设置的第二端口;底层线圈及形成于所述底层线圈上方的顶层线圈;所述底层线圈及所述顶层线圈均为螺旋线圈;所述顶层线圈的外端与所述第一端口连接,所述底层线圈的外端与所述第二端口连接,所述顶层线圈及所述底层线圈的内端相互连接实现串联;所述顶层线圈的面积大于所述底层线圈的面积。本发明的差分电感器第一端口和第二端口的Q性能及电感性能非常匹配,可以节省30%以上的有效面积,并且在1.8~5 GHz频段的Q性能相对于传统电感器结构有很大提升。

    接地屏蔽结构及半导体器件

    公开(公告)号:CN104218020A

    公开(公告)日:2014-12-17

    申请号:CN201310224040.X

    申请日:2013-06-05

    Abstract: 一种接地屏蔽结构及半导体器件,该屏蔽结构包括:衬底;位于衬底上方的介质层;多个间隔排列的导电环,位于衬底或介质层内,导电环又包括多个间隔排列的子导电环,任意两个子导电环中,其中一个子导电环被另一个子导电环包围,相邻两个子导电环之间的间距小于相邻两个导电环之间的间距;接地环,与所有子导电环电连接。导电环被分割为多个子导电环,每个子导电环可等效为电阻,由于所有子导电环均与具有固定电位的接地环电连接,使得每个导电环中的所有子导电环并联在一起;减小了每个导电环的电阻值,进而使得接地屏蔽结构向半导体器件中引入的寄生电阻效应有所减小,提高了感应器元件的品质因数Q。

Patent Agency Ranking