-
公开(公告)号：CN108205106A
公开(公告)日：2018-06-26
申请号：CN201611170738.8
申请日：2016-12-16
申请人： 北京振兴计量测试研究所
IPC分类号： G01R31/3185
摘要： 本发明提供一种用于FPGA测试的实时配置方法，包括：步骤S101，建立FPGA与测试系统的电连接；步骤S102，将USB‑Blaster与测试系统进行连接，并将FPGA的JTAG接口与所述USB‑Blaster进行连接；步骤S103，调用配置子程序，选择USB‑Blaster下载配置文件；步骤S104，查找相应配置文件，启动配置操作；步骤S105，进行测试操作，测试完成后判断是否还有待测资源，如果有，则执行步骤S103。
-
公开(公告)号：CN118276959A
公开(公告)日：2024-07-02
申请号：CN202211710660.X
申请日：2022-12-29
申请人： 北京振兴计量测试研究所 , 中国人民解放军96901部队
IPC分类号： G06F9/445
摘要： 本发明涉及一种Virtex‑7系列FPGA的测试系统，属于FPGA测试技术领域，解决了现有FPGA测试系统无法适用于超大规模FPGA的问题。该测试系统包括：配置FLASH，用于固化存储适配于待测FPGA的功能模块的配置程序；配置程序包括前置BIT流文件、以及每一功能模块的可执行BIT流文件；上电后，待测FPGA从配置FLASH中载入前置BIT流文件并进行前置配置；ATE测试系统，包括：指令存储模块，用于存储每一功能模块的配置指令和测试指令；配置和测试控制模块，用于向待测FPGA发送各功能模块的配置指令和测试指令，以便待测FPGA载入相应功能模块的可执行BIT流文件、并执行相应配置和测试过程，测试结束后输出测试观测信号；测试判断模块，用于基于测试观测信号判断该功能模块是否测试通过。
-
公开(公告)号：CN112530508B
公开(公告)日：2023-10-20
申请号：CN201910873960.1
申请日：2019-09-17
申请人： 北京振兴计量测试研究所
摘要： 本发明公开了一种NAND FLASH存储器并行测试及坏块回写方法，该方法包括：读取多个存储器ID并将存储器ID与预设ID进行比较，判断每个存储器是否初步合格；判断初步合格的存储器中每一个LUN的第0块是否为非坏块；分别确定每一个存储器中每一个LUN的初始坏块数量；判断每一个第0块为非坏块的存储器是否为空片；识别出测试过程中新产生的坏块，分别确定为空片的存储器中每一个逻辑单元的新产生的坏块数量并按照预定规则对新产生的坏块进行回写；基于每一个LUN的初始坏块数量和新产生的坏块数量判断对应存储器是否合格。本发明的方法能够实现多个NAND FLASH存储器的并行测试，能够有效识别出坏块并进行回写，提升了测试效率，同时对预设的原有标志位进行了保护。
-
公开(公告)号：CN117130837A
公开(公告)日：2023-11-28
申请号：CN202210550157.6
申请日：2022-05-20
申请人： 北京振兴计量测试研究所
IPC分类号： G06F11/22
摘要： 本发明涉及一种MCU自测试方法，属于电子元器件检测技术领域，解决了现有MCU自测试无法覆盖较多测试项的问题。一种MCU自测试方法，包括：将承载待测MCU芯片及其正常工作需要的最小系统的测试接口板与ATE测试设备相连；生成MCU配置程序的可执行文件，并下载所述可执行文件到所述待测MCU芯片中；所述MCU配置程序存储每一测试项的测试程序；ATE测试设备按顺序向所述待测MCU芯片发送指向所述每一测试项的通信协议指令，所述待测MCU芯片根据通信协议指令，依次执行所述通信协议指令指向的测试项的测试程序，实现所述待测MCU芯片的测试。
-
公开(公告)号：CN115934432A
公开(公告)日：2023-04-07
申请号：CN202110961638.1
申请日：2021-08-20
申请人： 北京振兴计量测试研究所
IPC分类号： G06F11/22 , G06F11/273
摘要： 本发明公开了一种DSP芯片的多功能测试方法，属于电子元器件检测技术领域，解决了现有测试方法无法满足高性能DSP测试需求的问题。方法包括：ATE基于外挂FLASH中存储的DSP配置程序上电配置待测DSP芯片；ATE判断所述测试项目是否与外设相关，若相关，则ATE通过控制继电器使得待测DSP芯片中关联相应测试项目的管脚连接所述外设；否则，ATE通过控制继电器使得待测DSP芯片中的全部管脚连接所述ATE；ATE向所述DSP芯片发送所述测试项目对应的GPIO测试交互指令；所述待测DSP芯片基于接收到的所述GPIO测试交互指令，运行所述测试项目对应的测试配置子程序，并输出测试观测信号；ATE基于采集到的测试观测信号判断所述测试项目是否测试通过。
-
公开(公告)号：CN115904826A
公开(公告)日：2023-04-04
申请号：CN202110960321.6
申请日：2021-08-20
申请人： 北京振兴计量测试研究所
IPC分类号： G06F11/22 , G06F11/273
摘要： 本发明公开了一种基于ATE的DSP测试方法，属于电子元器件检测技术领域，解决了现有测试方法无法满足高性能DSP测试需求的问题。一种基于ATE的DSP测试方法，所述方法包括：编写适配于待测DSP芯片的测试项目的DSP配置程序，并将所述DSP配置程序下载到所述待测DSP芯片的外挂FLASH中；所述DSP配置程序包括与每一测试项目对应的测试配置子程序；ATE基于外挂FLASH中的DSP配置程序上电配置待测DSP芯片；ATE向所述DSP芯片发送所述测试项目对应的GPIO测试交互指令；所述待测DSP芯片基于接收到的所述GPIO测试交互指令，运行所述测试项目对应的测试配置子程序，并输出测试观测信号；ATE基于采集到的测试观测信号判断所述测试项目是否测试通过。该测试方法能够满足高性能DSP测试需求。
-
公开(公告)号：CN112530508A
公开(公告)日：2021-03-19
申请号：CN201910873960.1
申请日：2019-09-17
申请人： 北京振兴计量测试研究所
摘要： 本发明公开了一种NAND FLASH存储器并行测试及坏块回写方法，该方法包括：读取多个存储器ID并将存储器ID与预设ID进行比较，判断每个存储器是否初步合格；判断初步合格的存储器中每一个LUN的第0块是否为非坏块；分别确定每一个存储器中每一个LUN的初始坏块数量；判断每一个第0块为非坏块的存储器是否为空片；识别出测试过程中新产生的坏块，分别确定为空片的存储器中每一个逻辑单元的新产生的坏块数量并按照预定规则对新产生的坏块进行回写；基于每一个LUN的初始坏块数量和新产生的坏块数量判断对应存储器是否合格。本发明的方法能够实现多个NAND FLASH存储器的并行测试，能够有效识别出坏块并进行回写，提升了测试效率，同时对预设的原有标志位进行了保护。
-
公开(公告)号：CN110941218B
公开(公告)日：2021-02-26
申请号：CN201911258666.6
申请日：2019-12-10
申请人： 北京振兴计量测试研究所
IPC分类号： G05B19/042
摘要： 本发明涉及一种CAN总线控制器测试方法，属于电子元器件检测技术领域，解决了现有技术中缺少能够实现较为全面的CAN总线控制器测试的问题。CAN总线控制器测试方法，所述方法包括以下步骤：获取当前测试模式并进入相应的工作模式；所述当前测试模式为报文发送测试模式、报文接收测试模式、睡眠测试模式、滤波测试模式、仲裁失效测试模式；通过CAN总线控制器RX端构建对应该工作模式的CAN总线环境，在所述对应该工作模式的CAN总线环境下进行对所述CAN总线控制器在相应工作模式下的测试。该方法充分利用CAN总线控制器的RX端，为芯片营造CAN真实工作环境，以完成对芯片相应功能的测试。
-
公开(公告)号：CN112241388A
公开(公告)日：2021-01-19
申请号：CN201910646937.9
申请日：2019-07-17
申请人： 北京振兴计量测试研究所
IPC分类号： G06F15/78 , G06F11/22 , G01R31/3185
摘要： 本发明涉及电子元器件检测技术领域，公开了一种基于FLASH和继电器的FPGA配置测试系统及方法。该系统包括：配置测试板；FLASH芯片，设置在所述配置测试板上，用于在测试过程中向FPGA芯片装载对应的配置文件；继电器，设置在所述配置测试板上与所述FLASH芯片连接，用于根据接收的配置指令执行切换操作来控制所述FLASH芯片的配置文件的装载；测试装置，用于对装载有配置文件的FPGA芯片进行测试。由此，可以通过继电器的切换控制配置FLASH芯片的数据装载，实现FPGA测试的多重实时配置。
-
公开(公告)号：CN221485536U
公开(公告)日：2024-08-06
申请号：CN202322922330.3
申请日：2023-10-30
申请人： 北京振兴计量测试研究所
IPC分类号： G01R31/00
摘要： 本发明提供一种单通道光耦的板卡级应用验证装置，包括测试板卡、输入单元、外围设备和控制单元，测试板卡包括电源表输入/输出信号接口和外围应用电路，待验证元器件安装在测试板卡上，电源表为测试板卡上的器件供电，外围应用电路将输出信号接口一端与待验证元器件连接另一端与对应的外围设置连接，将输入单元与输入信号接口连接；外围设备获取需要验证的技术指标，控制单元与外围设备和输入单元连接，通过NI库识别外围设备和输入单元的物理地址，实现控制单元、外围设备和输入单元的网络连接。本实用新型提高测试效率的同时，减少了人为操作引入的误差。
-
-
-
-
-
-
-
-
-
搜索结果
20 条记录 (耗时 0.037 秒)