-
公开(公告)号：CN104484309B
公开(公告)日：2017-07-28
申请号：CN201410790968.9
申请日：2014-12-18
申请人： 北京控制工程研究所
IPC分类号： G06F15/78
摘要： 本发明涉及一种支持部分可重构的航天用SoC的实现方法，通过在SoC中定义动态系统与静态系统，并对两个系统进行不同的设计，在系统运行的过程中能够对FPGA上的部分逻辑进行重配置，而未经配置的部分的逻辑功能不发生改变，使得动态部分可重构既具有软件的灵活性，又具有硬件的高效性，能够有效解决现有SOC内部功能和结构无法改变的现状，同时通过部分重构技术能够周期性地刷新配置位流，防止配置位流发生单粒子翻转，提高了SOC的可靠性和容错能力，使SOC的功能变更更加灵活。
-
公开(公告)号：CN103472387B
公开(公告)日：2015-11-25
申请号：CN201310396314.3
申请日：2013-09-04
申请人： 北京控制工程研究所
IPC分类号： G01R31/3177
摘要： 本发明公开了一种适用于反熔丝型FPGA的通用在线测试系统及方法，由被测功能模块和在线测试模块两部分组成，二者之间通过可配置位宽的并行总线连接；被测功能模块为需要进行实时检测的功能模块，可以是系统内的任一组成模块；在线测试模块为具体实现敏感信号实时检测、数据采样与输出的模块，包含一个或多个子在线测试模块；每个子在线测试模块均由三部分组成，控制模块、内部信号采样分析模块和内部信号结果输出控制模块。本发明具有实现方式简单、资源消耗低、适用范围广、可靠性高的优点。
-
公开(公告)号：CN104657238A
公开(公告)日：2015-05-27
申请号：CN201510070076.6
申请日：2015-02-10
申请人： 北京控制工程研究所
IPC分类号： G06F11/16
摘要： 本发明一种基于阵列结构的可重构容错方法，步骤如下：(1)采用硬件描述语言生成一个基于阵列结构的可重构模型，包括N×N节点阵列结构和节点间互联关系，以及与节点连接的功能模块；(2)以FPGA为载体生成可重构阵列模型的硬件电路，该电路能够通过I/O接口被处理器访问和操作；(3)构建可重构阵列模型中N×N个节点之间的通信协议；(4)基于处理器通过步骤(3)建立的通信协议实现对可重构阵列模型的重构。
-
公开(公告)号：CN104579314A
公开(公告)日：2015-04-29
申请号：CN201410844496.0
申请日：2014-12-30
申请人： 北京控制工程研究所
IPC分类号： H03K19/177
摘要： 本发明提供一种针对SRAM型FPGA的可靠性优化方法，该方法包括如下步骤：以查找表LUT为单位，建立含有逻辑屏蔽效应的功能等价类；对网表中各查找表的可靠性进行评估；根据可靠性评估的结果，对于电路中输入地址线未完全使用的查找表，进行可靠性优化；对优化后的电路可靠性进行评估，计算优化效果；本发明充分利用FPGA电路中存在的空闲资源，在不带来额外面积开销的前提下有效提高电路可靠性，并且具有计算复杂度低，对电路性能影响小，不依赖于特定FPGA芯片物理结构，应用范围广等特点。
-
公开(公告)号：CN104572213A
公开(公告)日：2015-04-29
申请号：CN201510036911.4
申请日：2015-01-23
申请人： 北京控制工程研究所
IPC分类号： G06F9/445
摘要： 本发明涉及一种星载控制计算机的重构方法，该方法的步骤包括：(1)、对计算机单元的FPGA进行系统划分；(2)、地面控制中心计算机单元的FPGA配置文件；(3)、地面控制中心发送所述FPGA配置文件到数管分系统；(4)、数管分系统将所述FPGA配置文件发送到整星总线上；(5)、计算机单元在当班工作状态下进行重构操作；该方法采用SRAM型FPGA替换原有星载计算机的中央处理器，并在原有星载计算机上设计重构控制电路和重构配置数据存储器与该SRAM型FPGA的配置接口连接，该SRAM型FPGA划分为可重构区和固定区，可以实现星载控制计算机完成在轨重构，使得星载计算机在轨期间能够在地面的控制下，使用上行注入的配置文件实时改变功能。
-
公开(公告)号：CN104461764A
公开(公告)日：2015-03-25
申请号：CN201410782611.6
申请日：2014-12-16
申请人： 北京控制工程研究所
IPC分类号： G06F11/10
摘要： 本发明提供一种内置CRC校验码的FPGA配置文件生成方法，该方法包括如下步骤：以EDA工具生成的FPGA配置文件为基础，按照特征值读取配置文件中所包含的FPGA配置信息，并按帧计算其对应的CRC校验码；在配置文件中搜索空白区域；将计算得到的配置帧CRC校验码写入搜索得到的空白区即可完成内置CRC校验码的FPGA配置文件生成，本发明能充分利用原始FPGA配置文件中的空闲资源，在不带来额外软硬件开销的基础下实现FPGA校验信息和配置信息的同时同地存储，并且计算过程不依赖于特定的FPGA芯片物理结构，便于硬件资源有限的平台实现FPGA配置信息回读校验达成系统容错目的，具有广泛的应用前景。
-
公开(公告)号：CN104063351A
公开(公告)日：2014-09-24
申请号：CN201410309228.9
申请日：2014-06-30
申请人： 北京控制工程研究所
摘要： 本发明一种用于乒乓防冲突的高速复接器同步串行接口设计方法包括步骤如下：确定高速复接器同步串行通讯接口的发送字节数；高速复接器同步串行通讯接口接收外部输入的波门信号，进行输入波门与码元时钟相位关系调节，并对调节后的波门进行修正；根据修正后的波门和外部处理器访问的相对时延进行防冲突处理，调节数据发送时机；处理器读取高速复接器的状态寄存器，对乒乓总线访问进行冲突控制，实现乒乓缓冲区的控制切换；在处理器控制下和修正后的波门有效时，将乒乓数据缓冲区内数据转换为串行数据，并输出到高速复接器的数据线上。本发明通过上述冲突处理方法，提高了高速复接器同步串行接口通信的可靠性和稳定性。
-
公开(公告)号：CN116257396A
公开(公告)日：2023-06-13
申请号：CN202310176585.1
申请日：2023-02-14
申请人： 北京控制工程研究所
IPC分类号： G06F11/22 , G06F11/263 , G06F9/30
摘要： 本发明提供了一种基于HDL的寄存器文件单粒子故障注入测试系统及方法。该方法在RTL级通过增加故障注入控制模块，同时对寄存器文件读写端口进行修改，在正常的读写端口之外，再增加一路写端口和一路读端口，该对读写端口用于故障注入，可以实现以不同的方式(随机或定概率)向寄存器文件的不同位置(精确到bit)注入不同类型的单粒子故障(SEU和MBU)。本方法结合VCS仿真工具，可以在容错设计前期获取容错方法的有效性，可以通过故障注入及程序运行结果统计，获取容错设计前后的故障率变化，以确定当前的容错算法是否有效，为容错方法改进提供依据。
-
公开(公告)号：CN115189793A
公开(公告)日：2022-10-14
申请号：CN202210617884.X
申请日：2022-06-01
申请人： 北京控制工程研究所
IPC分类号： H04J3/06 , H04L43/0852
摘要： 一种时间触发以太网透传时钟精确测量系统及方法，测量架构包括本地时钟控制模块、时间同步状态机模块、PCF帧发送调度模块、物理层数据帧发送侦听模块、物理层数据帧接收侦听模块，对透传时钟值进行精确测量，包含物理层延迟开销、MAC层延迟开销以及MAC层和物理层之间的硬件延迟开销，通过增加相应的硬件电路记录相应的时间点进行精确测量，最终获取精确的透传时钟值。
-
公开(公告)号：CN106375658B
公开(公告)日：2019-05-24
申请号：CN201610814709.4
申请日：2016-09-09
申请人： 北京控制工程研究所
摘要： 一种通用的甚高精度图像处理VLSI验证方法，首先根据当前相机类型进行参数配置，获取相机源图像并转换得到TEXTIO格式的原图数据和标准解数据，然后在多个重复的行有效周期中像素时钟的有效沿依次将原图数据发送至相机的数据总线或者数据信号线上，对数据总线或者数据信号线上的数据进行甚高精度图像处理及读取，得到TEXTIO格式的甚高精度图像处理结果数据，最后将处理结果数据与标准解数据进行比对，得到误差像素的位置、灰度值差值，进而得到调整阈值分布后的图像及验证结果。
-
-
-
-
-
-
-
-
-
搜索结果
35 条记录 (耗时 0.033 秒)
