公开(公告)号：CN115084235B

公开(公告)日：2023-01-17

申请号：CN202210875508.0

申请日：2022-07-25

申请人： 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

发明人： 赵东艳 ,  王于波 ,  郁文 ,  陈燕宁 ,  刘芳 ,  付振 ,  余山 ,  吴波 ,  王帅鹏 ,  刘倩倩

IPC分类号： H01L29/06 ,  H01L29/78 ,  H01L21/336 ,  H01L27/088

摘要： 本发明提供一种LDMOS器件、制备方法及芯片。该器件包括：半导体衬底、栅极结构、源极区、漏极区、体区以及漂移区，栅极结构包括二氧化硅层、高K金属氧化物层和金属电极层，二氧化硅层形成在半导体衬底的上方，高K金属氧化物层形成在二氧化硅层上方，金属电极层形成在高K金属氧化物层上方；高K金属氧化物层为阶梯状结构，且漂移区上方的高K金属氧化物层的厚度大于体区上方的高K金属氧化物层的厚度。该器件去掉漏极结构与漂移区之间的隔离结构，缩短导电路径，降低导通电阻，缩小器件尺寸，节约芯片面积；二氧化硅层连接衬底，减少界面态；采用高K金属氧化物层提升器件的击穿电压，弥补去掉隔离结构后栅极结构的击穿电压会降低的不足。

公开(公告)号：CN115084232B

公开(公告)日：2023-01-17

申请号：CN202210858457.0

申请日：2022-07-21

申请人： 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

发明人： 余山 ,  赵东艳 ,  王于波 ,  陈燕宁 ,  付振 ,  刘芳 ,  王凯 ,  吴波 ,  邓永峰 ,  刘倩倩 ,  郁文

IPC分类号： H01L29/06 ,  H01L29/10 ,  H01L29/20 ,  H01L29/78 ,  H01L21/336 ,  H01L27/088

摘要： 本发明提供一种异质结横向双扩散场效应晶体管、制作方法、芯片及电路，涉及半导体技术领域。晶体管包括：衬底；氮化镓缓冲层，形成于衬底上；并排形成在氮化镓缓冲层上的源区掺杂区、氮化镓体区、氮化镓漂移区和漏区掺杂区；铝镓氮阻挡层，形成于部分氮化镓漂移区上；栅氧介质层，形成于氮化镓体区、铝镓氮阻挡层和部分未被铝镓氮阻挡层覆盖的氮化镓漂移区上；源极金属电极，形成于源区掺杂区上；漏极金属电极，形成于漏区掺杂区上；栅极金属电极，形成于部分栅氧介质层上。通过本发明提供的晶体管能够提高晶体管的击穿电压，提升电子迁移率，保证器件的速度，减少复杂的场板结构，降低制作难度，减少生产成本。

公开(公告)号：CN115274858A

公开(公告)日：2022-11-01

申请号：CN202211205608.9

申请日：2022-09-30

申请人： 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

发明人： 余山 ,  赵东艳 ,  陈燕宁 ,  付振 ,  刘芳 ,  王帅鹏 ,  王凯 ,  吴波 ,  邓永峰 ,  刘倩倩 ,  郁文 ,  张同

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L29/08 ,  H01L21/336

摘要： 本发明提供一种LDMOS器件、LDMOS器件制造方法及芯片，属于芯片领域。该LDMOS器件包括：半导体衬底以及形成在半导体衬底上的源极结构、栅极结构和漏极结构；半导体衬底内形成有漂移区和体区，栅极结构形成在源极结构和漏极结构之间；源极结构包括源极掺杂区和源极金属，源极掺杂区形成在体区内且距离半导体衬底上表面第一预设距离，源极金属与源极掺杂区相连；漏极结构包括漏极掺杂区和漏极金属，漏极掺杂区形成在漂移区内且距离半导体衬底上表面第一预设距离，漏极金属与漏极掺杂区相连；源极掺杂区与漏极掺杂区上方还形成有low‑K介质层，low‑K介质层环绕在源极金属和漏极金属的四周。

公开(公告)号：CN115084232A

公开(公告)日：2022-09-20

申请号：CN202210858457.0

申请日：2022-07-21

申请人： 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

发明人： 余山 ,  赵东艳 ,  王于波 ,  陈燕宁 ,  付振 ,  刘芳 ,  王凯 ,  吴波 ,  邓永峰 ,  刘倩倩 ,  郁文

IPC分类号： H01L29/06 ,  H01L29/10 ,  H01L29/20 ,  H01L29/78 ,  H01L21/336 ,  H01L27/088

摘要： 本发明提供一种异质结横向双扩散场效应晶体管、制作方法、芯片及电路，涉及半导体技术领域。晶体管包括：衬底；氮化镓缓冲层，形成于衬底上；并排形成在氮化镓缓冲层上的源区掺杂区、氮化镓体区、氮化镓漂移区和漏区掺杂区；铝镓氮阻挡层，形成于部分氮化镓漂移区上；栅氧介质层，形成于氮化镓体区、铝镓氮阻挡层和部分未被铝镓氮阻挡层覆盖的氮化镓漂移区上；源极金属电极，形成于源区掺杂区上；漏极金属电极，形成于漏区掺杂区上；栅极金属电极，形成于部分栅氧介质层上。通过本发明提供的晶体管能够提高晶体管的击穿电压，提升电子迁移率，保证器件的速度，减少复杂的场板结构，降低制作难度，减少生产成本。

公开(公告)号：CN114864667B

公开(公告)日：2022-09-13

申请号：CN202210810837.7

申请日：2022-07-11

申请人： 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

发明人： 邓永峰 ,  赵东艳 ,  王于波 ,  陈燕宁 ,  付振 ,  刘芳 ,  吴波 ,  郁文 ,  王凯 ,  刘倩倩 ,  余山

IPC分类号： H01L29/06 ,  H01L29/78 ,  H01L21/336 ,  H01L27/088

摘要： 本发明涉及半导体技术领域，公开了一种NLDMOS器件、NLDMOS器件的制备方法及芯片。所述NLDMOS器件包括：衬底；设于所述衬底上的P型体区与N型漂移区，其中，所述N型漂移区包括低剂量N型漂移区和高剂量N型漂移区；设于所述低剂量N型漂移区上的低掺杂N型离子注入层；以及设于所述高剂量N型漂移区上的N型阱区，其中，所述低剂量N型漂移区、所述低掺杂N型离子注入层与所述N型阱区在横向上形成掺杂剂量逐渐增大的变掺杂区，由此本发明在不牺牲关断状态下的击穿电压的情况下，有效地降低导通电阻，同时还可有效地抑制导通状态下的基区扩展（Kirk）效应，从而提高NLDMOS器件在导通状态下的安全工作区和可靠性。

公开(公告)号：CN114864681A

公开(公告)日：2022-08-05

申请号：CN202210810576.9

申请日：2022-07-11

申请人： 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

发明人： 吴波 ,  赵东艳 ,  王于波 ,  陈燕宁 ,  付振 ,  刘芳 ,  邓永锋 ,  王凯 ,  郁文 ,  刘倩倩 ,  余山 ,  王帅鹏

IPC分类号： H01L29/423 ,  H01L29/78 ,  H01L21/336 ,  H01L27/088

摘要： 本发明涉及半导体技术领域，公开了一种NLDMOS器件、NLDMOS器件的制备方法及芯片。所述NLDMOS器件包括：衬底；设于所述衬底上的P型体区与N型漂移区；设于所述N型漂移区上的具有特定开口的场氧化层；以及设于所述P型体区与所述场氧化层上的栅极，其中，所述特定开口的一侧超过所述栅极同侧的外沿，位于所述特定开口内的所述场氧化层的厚度在预设范围内。本发明有效地改善了击穿电压和导通电阻互相矛盾的问题，能够提高NLDMOS器件的击穿电压并且降低NLDMOS器件的导通电阻。

公开(公告)号：CN114864667A

公开(公告)日：2022-08-05

申请号：CN202210810837.7

申请日：2022-07-11

申请人： 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

发明人： 邓永峰 ,  赵东艳 ,  王于波 ,  陈燕宁 ,  付振 ,  刘芳 ,  吴波 ,  郁文 ,  王凯 ,  刘倩倩 ,  余山

IPC分类号： H01L29/06 ,  H01L29/78 ,  H01L21/336 ,  H01L27/088

摘要： 本发明涉及半导体技术领域，公开了一种NLDMOS器件、NLDMOS器件的制备方法及芯片。所述NLDMOS器件包括：衬底；设于所述衬底上的P型体区与N型漂移区，其中，所述N型漂移区包括低剂量N型漂移区和高剂量N型漂移区；设于所述低剂量N型漂移区上的低掺杂N型离子注入层；以及设于所述高剂量N型漂移区上的N型阱区，其中，所述低剂量N型漂移区、所述低掺杂N型离子注入层与所述N型阱区在横向上形成掺杂剂量逐渐增大的变掺杂区，由此本发明在不牺牲关断状态下的击穿电压的情况下，有效地降低导通电阻，同时还可有效地抑制导通状态下的基区扩展（Kirk）效应，从而提高NLDMOS器件在导通状态下的安全工作区和可靠性。

公开(公告)号：CN114583049A

公开(公告)日：2022-06-03

申请号：CN202210479541.1

申请日：2022-05-05

申请人： 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司 ,  国家电网有限公司 ,  国网重庆市电力公司电力科学研究院

发明人： 赵东艳 ,  王于波 ,  王凯 ,  陈燕宁 ,  付振 ,  刘芳 ,  余山 ,  邓永峰 ,  吴波 ,  郁文 ,  刘倩倩

IPC分类号： H01L49/02

摘要： 本发明涉及半导体领域，提供一种MIM电容器的制作方法及MIM电容器。所述MIM电容器的制作方法包括：在基板上形成下极板；在下极板上沉积温度系数低的导热电阻材料，形成第一薄膜电阻层；在第一薄膜电阻层上形成介质层；在介质层上沉积温度系数低的导热电阻材料，形成第二薄膜电阻层，使第一薄膜电阻层和第二薄膜电阻层全包覆介质层；在第二薄膜电阻层上形成上极板。本发明通过两层温度系数低的薄膜电阻层将MIM电容器的介质层全包覆住，可以降低MIM电容器整体的温度系数，提高MIM电容器的温度线性度性能。

公开(公告)号：CN114420760B

公开(公告)日：2022-05-31

申请号：CN202210311019.2

申请日：2022-03-28

申请人： 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

发明人： 余山 ,  赵东艳 ,  王于波 ,  陈燕宁 ,  付振 ,  刘芳 ,  王凯 ,  吴波 ,  邓永峰 ,  刘倩倩 ,  郁文

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L29/08 ,  H01L21/336

摘要： 本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路。晶体管包括：衬底；第一阱区，形成于衬底内，具有第一导电类型；第二阱区，形成于第一阱区两侧，具有第二导电类型；体区，体区一部分形成于第一阱区内，另一部分突出于第一阱区的上表面，体区具有第一导电类型；漂移区，形成于体区的两侧，包括靠近体区的第一台阶和远离体区的第二台阶，第一台阶的上表面突出于第一阱区的表面，第二台阶的上表面与第一阱区的表面齐平，漂移区具有第二导电类型；源极，形成于体区的上表面；漏极，形成于第二台阶的上表面；栅极，形成于体区和第一台阶的上表面。通过本发明提供的晶体管能够增加耗尽区的面积，分担部分的表面电场，提高击穿电压。

公开(公告)号：CN114464674A

公开(公告)日：2022-05-10

申请号：CN202210375521.X

申请日：2022-04-11

申请人： 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

发明人： 余山 ,  赵东艳 ,  王于波 ,  陈燕宁 ,  付振 ,  刘芳 ,  王凯 ,  吴波 ,  邓永峰 ,  刘倩倩 ,  郁文

IPC分类号： H01L29/08 ,  H01L29/78 ,  H01L21/336

摘要： 本发明提供一种LDMOSFET器件、制作方法及芯片，属于芯片技术领域。所述LDMOSFET器件包括：半导体衬底、栅极、源极区、漏极区、体区以及漂移区；体区以及漂移区形成在半导体衬底内，栅极形成在半导体衬底的上方且一端与体区相连，另一端位于漂移区上方；栅极与半导体衬底上方覆盖有介质层，介质层开设有接触孔，源极区形成在体区上方的接触孔内与体区相接，且位于栅极的一侧；漏极区形成在漂移区上方的接触孔内与漂移区相接，且位于栅极的另一侧。该LDMOSFET器件将漏极区设置在半导体衬底的上方，不占漂移区的部分区域，不影响漂移区击穿电压的提升效果，不增加导通电阻。