-
公开(公告)号：CN104867972B
公开(公告)日：2017-09-05
申请号：CN201410058147.6
申请日：2014-02-20
申请人： 北大方正集团有限公司 , 深圳方正微电子有限公司
IPC分类号： H01L29/78 , H01L21/336
摘要： 本发明公开了一种集成驱动电阻的DMOS器件及其制作方法，涉及半导体技术领域，所述DMOS器件包括：栅端口、驱动电阻和若干DMOS单元，每个DMOS单元均包括栅极，所述栅端口与所述驱动电阻的一端连接，所述驱动电阻的另一端与每个DMOS单元的栅极分别连接。本发明通过在DMOS器件中设置栅端口的驱动电阻，降低了DMOS单元的开关速度，并抑制了高频振荡。
-
公开(公告)号：CN105575813A
公开(公告)日：2016-05-11
申请号：CN201410549457.8
申请日：2014-10-16
申请人： 北大方正集团有限公司 , 深圳方正微电子有限公司
IPC分类号： H01L21/336 , H01L21/28 , H01L29/78 , H01L29/423
摘要： 本发明公开了一种高压VDMOS器件及其制作方法。该高压VDMOS器件的栅极制作方法包括：在所述高压VDMOS器件的晶元正面制作沟槽；在形成沟槽的所述晶元正面制作栅极氧化层；在形成栅极氧化层的所述晶元正面制作栅极，其中，制作栅极的掩膜窗口与所述沟槽对准，且所述制作栅极的掩膜窗口的宽度大于所述沟槽的开口宽度。通过上述工艺过程，使得栅极填入沟槽中。在栅极有效长度不变的情况下，减小了栅极的横向宽度，从而实现在相同的芯片面积条件下提高元胞集成度，或者在相同的电流处理能力条件下缩小芯片面积。另外，由于栅极的有效长度没有缩减，不会对其他电参数的性能产生太大影响。
-
公开(公告)号：CN104810287A
公开(公告)日：2015-07-29
申请号：CN201410037660.7
申请日：2014-01-26
申请人： 北大方正集团有限公司 , 深圳方正微电子有限公司
IPC分类号： H01L21/336 , H01L21/265 , H01L29/78 , H01L29/36
CPC分类号： H01L29/7801 , H01L21/266 , H01L29/66666
摘要： 本发明提供了一种双扩散金属氧化物晶体管制作方法和一种双扩散金属氧化物晶体管器件，其中，双扩散金属氧化物晶体管制作方法包括：在N型硅半导体外延层的表面依次生长栅氧化层和淀积多晶硅层，在多晶硅层上形成多晶硅窗口；通过多晶硅窗口向N型硅半导体外延层注入掺杂元素，形成P型体区；通过多晶硅窗口向P型体区注入N型掺杂元素，形成源极区域；向多晶硅窗口第一次注入P型掺杂元素，在多个源极区域之间形成P型阱区；在形成有P型阱区的衬底上淀积介质层；打开多晶硅窗口区域中的源极接触孔，去除接触孔内的部分氧化硅；向接触孔第二次注入P型掺杂元素，以增加P型阱区的结深。本发明优化了元胞结构，降低了晶体管基区电阻，获得更好的抗雪崩冲击能力。
-
公开(公告)号：CN106549057B
公开(公告)日：2020-06-23
申请号：CN201510608584.5
申请日：2015-09-22
申请人： 北大方正集团有限公司 , 深圳方正微电子有限公司
IPC分类号： H01L29/78 , H01L21/336
摘要： 本发明提供一种DMOS器件制作方法与DMOS器件，方法包括：在基底上形成多晶硅层；在所述多晶硅层上形成屏蔽材料层；对所述多晶硅层和所述屏蔽材料层进行刻蚀，形成多晶硅栅极和屏蔽层，所述屏蔽层位于所述多晶硅栅极上方；以所述屏蔽层为掩膜，对所述基底进行第一离子注入，形成体区。根据本发明，能够实现对多晶硅栅极掺杂浓度的精确控制。
-
公开(公告)号：CN106298530B
公开(公告)日：2019-08-30
申请号：CN201510295736.0
申请日：2015-06-02
申请人： 北大方正集团有限公司 , 深圳方正微电子有限公司
IPC分类号： H01L21/336 , H01L21/265 , H01L29/78
摘要： 本发明实施例公开了双扩散金属氧化物半导体DMOS器件有源区的制作方法及DMOS器件。本发明实施例中通过在N型衬底上形成N型外延层、栅氧化层和掺杂的多晶硅层，并形成栅极区域及凹槽；在所述N型外延层内形成P型体区,在所述P型体区内形成N型源区；刻蚀形成肖特基接触区域；淀积金属层，在肖特基接触区域形成肖特基接触区，形成源极和漏极。本发明实施例中使得金属层与N型外延层形成肖特基接触区。当DMOS器件工作在正向导通时，减少了在漂移区的存储电荷，以及反向恢复电荷；当DMOS器件处在反向阻断状态时，降低了肖特基接触的电场，提升了肖特基接触击穿电压和减小了漏电流，使DMOS器件满足应用时的击穿电压和漏电要求。
-
公开(公告)号：CN106486368B
公开(公告)日：2019-08-06
申请号：CN201510536129.9
申请日：2015-08-27
申请人： 北大方正集团有限公司 , 深圳方正微电子有限公司
IPC分类号： H01L21/336 , H01L29/06
摘要： 本发明提供一种场效应管的制造方法，先后在外延基片上进行两次多晶硅生长，并将两次生长的多晶硅区用二氧化硅隔离开，其中，第一多晶硅区与栅极和源极对应，第二多晶硅区与齐纳二极管区对应，通过将第一多晶硅区和第二多晶硅区分开制作，并单独调整各自的离子注入参数，将齐纳二极管的多晶硅与栅极多晶硅分开制作，使齐纳二极管的参数可以单独调整，从而可以提高齐纳二极管的性能，和可靠性，使MOSFET的综合性能达到最优。
-
公开(公告)号：CN104810287B
公开(公告)日：2019-04-26
申请号：CN201410037660.7
申请日：2014-01-26
申请人： 北大方正集团有限公司 , 深圳方正微电子有限公司
IPC分类号： H01L21/336 , H01L21/265 , H01L29/78 , H01L29/36
摘要： 本发明提供了一种双扩散金属氧化物晶体管制作方法和一种双扩散金属氧化物晶体管器件，其中，双扩散金属氧化物晶体管制作方法包括：在N型硅半导体外延层的表面依次生长栅氧化层和淀积多晶硅层，在多晶硅层上形成多晶硅窗口；通过多晶硅窗口向N型硅半导体外延层注入掺杂元素，形成P型体区；通过多晶硅窗口向P型体区注入N型掺杂元素，形成源极区域；向多晶硅窗口第一次注入P型掺杂元素，在多个源极区域之间形成P型阱区；在形成有P型阱区的衬底上淀积介质层；打开多晶硅窗口区域中的源极接触孔，去除接触孔内的部分氧化硅；向接触孔第二次注入P型掺杂元素，以增加P型阱区的结深。本发明优化了元胞结构，降低了晶体管基区电阻，获得更好的抗雪崩冲击能力。
-
公开(公告)号：CN106298681B
公开(公告)日：2019-03-29
申请号：CN201510295716.3
申请日：2015-06-02
申请人： 北大方正集团有限公司 , 深圳方正微电子有限公司
IPC分类号： H01L21/8249 , H01L27/02 , H01L27/06
摘要： 本发明公开了一种MOSFET器件及其制作方法，包括：在第一导电类型的衬底上依次形成第一导电类型的外延层、栅氧化层和多晶硅层；刻蚀所述多晶硅层形成第一多晶硅层、第二多晶硅层和第三多晶硅层，并进行第二导电类型离子的第一次注入，在所述外延层内形成体区；进行第二导电类型离子的第二次注入并进行第一次高温退火，在所述体区形成重掺杂体区及在所述第二多晶硅层内形成间隔设置的第二导电类型离子掺杂区；进行第一导电类型离子的第一次注入并进行第二次高温退火，在所述体区内形成源区及在所述第二多晶硅层内形成与所述第二导电类型离子掺杂区交替设置的第一导电类型离子掺杂区；采用该方法，避免了栅氧化层的击穿。
-
公开(公告)号：CN106298775A
公开(公告)日：2017-01-04
申请号：CN201510259943.0
申请日：2015-05-20
申请人： 北大方正集团有限公司 , 深圳方正微电子有限公司
IPC分类号： H01L27/082 , H01L29/872 , H01L29/06 , H01L21/329
摘要： 本发明公开了一种混合整流二极管及其制作方法，该二极管的有源区由若干个单胞并联构成，所述单胞包括依次层叠设置的背面金属层、N+衬底区、N-外延层、位于N-外延层内的P+有源区结、位于N-外延层上的正面金属层；其特征在于，所述单胞还包括一绝缘层，所述绝缘层在所述N-外延层之上且在所述正面金属层之下，并依次分段设置在所述P+有源区结的两侧且至少有一侧与所述P+有源区结不相连接，位于所述绝缘层与所述P+有源区结不相连接处的所述正面金属层与所述N-外延层接触形成肖特基势垒，用以实现使反向漏电流减小的作用。
-
公开(公告)号：CN106298681A
公开(公告)日：2017-01-04
申请号：CN201510295716.3
申请日：2015-06-02
申请人： 北大方正集团有限公司 , 深圳方正微电子有限公司
IPC分类号： H01L21/8249 , H01L27/02 , H01L27/06
CPC分类号： H01L21/8249 , H01L27/0255 , H01L27/0629
摘要： 本发明公开了一种MOSFET器件及其制作方法，包括：在第一导电类型的衬底上依次形成第一导电类型的外延层、栅氧化层和多晶硅层；刻蚀所述多晶硅层形成第一多晶硅层、第二多晶硅层和第三多晶硅层，并进行第二导电类型离子的第一次注入，在所述外延层内形成体区；进行第二导电类型离子的第二次注入并进行第一次高温退火，在所述体区形成重掺杂体区及在所述第二多晶硅层内形成间隔设置的第二导电类型离子掺杂区；进行第一导电类型离子的第一次注入并进行第二次高温退火，在所述体区内形成源区及在所述第二多晶硅层内形成与所述第二导电类型离子掺杂区交替设置的第一导电类型离子掺杂区；采用该方法，避免了栅氧化层的击穿。
-
-
-
-
-
-
-
-
-
搜索结果
24 条记录 (耗时 0.041 秒)
