SoC测试中的基于平均值余量的测试封装扫描链平衡方法

    公开(公告)号:CN102156258A

    公开(公告)日:2011-08-17

    申请号:CN201110057651.0

    申请日:2011-03-10

    Abstract: SoC测试中的基于平均值余量的测试封装扫描链平衡方法,涉及系统芯片测试技术领域。本发明解决了现有基于BFD算法实现测试封装扫描链平衡方法以及基于平均值近似的SoC扫描链平衡方法中存在的不足。本发明的测试封装扫描链平衡方法的过程为:首先,计算Wrapper扫描链长度平均值;然后,根据获得的长度平均值确定误差限,所述误差限为所述长度平均值的1%至3%;最后,根据所述误差限及Wrapper扫描链长度平均值计算得到取值区间,把该取值区间作为全局优化的指导原则,实现测试封装扫描链平衡。本发明采用Wrapper扫描链平衡算法的原理实现缩短单个IP核测试时间这一目标,进而缩短SoC测试时间。

    一种具有灵活分配测试存取机制的SOC测试调度方法

    公开(公告)号:CN101995544A

    公开(公告)日:2011-03-30

    申请号:CN201010566520.0

    申请日:2010-11-30

    Abstract: 一种具有灵活分配测试存取机制的SOC测试调度方法,本发明涉及集成电路测试领域,能够使IP核测试存取机制的分配方式更加灵活,更好的实现IP核的并行测试,从而缩短测试时间。它包括下述步骤:根据BFD算法,找出待测SOC内部各个IP核的pareto-point;根据vt-1产生N个随机样本;利用B*-Tree二叉树结构计算各个IP核的布局;选择部分IP核进行灵活的TAM分配;利用CE方法求解各个IP核的的总线分配和时间分配,直到满足CE收敛的条件。本发明用于SOC的测试。

    基于迁徙鸟群算法和交叉融合的多目标柔性作业车间调度方法

    公开(公告)号:CN113792494B

    公开(公告)日:2023-11-17

    申请号:CN202111116700.3

    申请日:2021-09-23

    Abstract: 基于迁徙鸟群算法和交叉融合的多目标柔性作业车间调度方法,属于制造生产车间的调度排产技术领域,本发明为解决现有的解决MOFJSP的技术普遍存在精度低、可靠性差的问题。本发明对于以最大完工时间最小和机器总负荷最小为优化目标的柔性作业车间调度问题,该方案首先建立三层编码的数学模型,设计混合初始化策略生成初始种群,然后通过领飞个体队内交叉操作、左右跟飞个体队间交叉操作,以及队内个体的变异操作生成新的排产方案,采用基于Pareto支配关系的快速排序方法选择优秀个体,循环此策略直至算法结束,得到最优加工方案。该方法能够提高算法寻找最优解的精准度,获得更高质量的排产方案,从而提高车间生产加工的高效性和可靠性。

    基于改进混合模因算法的分布式异构流水车间调度方法

    公开(公告)号:CN117035364A

    公开(公告)日:2023-11-10

    申请号:CN202311165576.9

    申请日:2023-09-11

    Abstract: 基于改进混合模因算法的分布式异构流水车间调度方法,属于车间调度领域,本发明为解决现有异构工厂的调度方法效率低下问题。本发明包括:步骤S1:构建分布式异构流水车间调度模型;步骤S2:给定算法基本参数确定值,并按编码规则采用随机策略产生初始种群;步骤S3:评价初始种群,并依据适应度值进行帕累托非支配排序;步骤S4:对种群进行两层编码的EOX交叉操作;步骤S5:多种算子联合搜索解空间;步骤S6:采用精英保留策略,合并父代种群与子代种群,选出一半个体作为下一阶段进化目标;步骤S7:对选择出的个体进行局部搜索的进化操作;步骤S8:更新种群;步骤S9:若算法达到停止条件,则结束算法并输出结果,否则,算法跳转至步骤S4继续执行。

    一种非理想分段多项式信号的欠采样方法

    公开(公告)号:CN108984474B

    公开(公告)日:2022-07-15

    申请号:CN201810565714.5

    申请日:2018-06-04

    Abstract: 一种非理想分段多项式信号的欠采样方法,本发明涉及非理想分段多项式信号的欠采样方法。本发明的目的是为了解决现有基于微分Dirac脉冲串提出的理想分段多项式欠采样方法对实际应用中的信号模型匹配度低,导致重构信号参数准确率低的问题。过程为:一,根据待采样的非理想分段多项式信号建立微分VPW脉冲串模型;二,求解非理想分段多项式信号傅里叶系数样本;三,求解微分VPW脉冲串的信号的时延、宽度和幅度参数,重构微分VPW脉冲串在(‑π,π)内的傅里叶系数,重构非理想分段多项式信号在(‑π,π)内的傅里叶系数,重构非理想分段多项式的时域波形。本发明用于信号处理技术领域。

    一种基于欠采样的相位编码信号的参数估计方法

    公开(公告)号:CN108572352B

    公开(公告)日:2021-05-28

    申请号:CN201810381024.4

    申请日:2018-04-25

    Abstract: 一种基于欠采样的相位编码信号的参数估计方法,本发明涉及相位编码信号的参数估计方法。本发明为了解决现有采样率过高的问题。本发明提出的多通道并行采样系统,在已知信号调制类型的前提下,可以实现对MPSK信号的欠采样,最低的等效采样率仅为可以对信号参数进行准确估计。当信号频率很高时,本发明采样方法可以以远小于奈奎斯特采样频率的速率完成采样和参数估计,极大的降低采样设备的压力。针对带宽为B的带限信号,本发明的采样率是奈奎斯特采样率的倍。针对非带限信号,奈奎斯特采样理论上无法实现无信息丢失的采样,本发明的采样率为本发明用于雷达信号处理领域。

    基于差分进化算法的分数阶希尔伯特变换阶次优化方法

    公开(公告)号:CN107301154A

    公开(公告)日:2017-10-27

    申请号:CN201710456602.1

    申请日:2017-06-16

    CPC classification number: G06F17/14

    Abstract: 本发明提供了一种基于差分进化算法的分数阶希尔伯特变换阶次优化方法,其解决了现有分数阶希尔伯特变换阶次优化方法的程序运行时间长、效率低的技术问题。包括以下步骤:步骤1,读取需要处理的信号数据,存入待处理的寄存器中,选择需要优化的阶次参数,设置优化的收敛精度,即允许的最大误差;步骤2,使用差分进化算法,设置合适的算法参数和迭代次数,初始化种群,循环进行变异操作、交叉操作、峭度分析和选择操作来优化分数阶阶次,直到满足设置的收敛精度或达到最大迭代次数。本发明广泛应用于信号分析处理技术领域。

    基于串行通信的数字微流控生物芯片在线测试结构及方法

    公开(公告)号:CN107153122A

    公开(公告)日:2017-09-12

    申请号:CN201710388149.5

    申请日:2017-05-27

    CPC classification number: G01N35/00594

    Abstract: 本发明提供了一种基于串行通信的数字微流控生物芯片在线测试结构及方法,其解决了现有数字微流控生物芯片在线测试中故障发现不及时、错误修复时间长且资源消耗多,以及控制引脚过多导致的芯片规模过大的技术问题。设有串行输入并行输出移位寄存器、并行输入串行输出移位寄存器;控制器通过数据总线分别与串行输入并行输出移位寄存器的输入端、并行输入串行输出移位寄存器的输出端连接,控制器通过控制总线分别与串行输入并行输出移位寄存器、并行输入串行输出移位寄存器的时钟端连接。本发明广泛应用于数字微流控生物芯片在线测试技术领域。

    基于MLS序列获取随机解调系统感知矩阵的信号重构方法及系统

    公开(公告)号:CN104104394A

    公开(公告)日:2014-10-15

    申请号:CN201410264715.8

    申请日:2014-06-13

    Abstract: 基于MLS序列获取随机解调系统感知矩阵的信号重构方法及系统,涉及信号处理领域。它是为了更准确地获取随机解调系统的感知矩阵,从而增大信号恢复时的信噪比,提高现有的信号压缩感知效果。给系统输入MLS序列和1V直流作为激励信号,同时对系统输出信号和输入的MLS序列进行同步采样,然后将系统输出信号对应的采样值向量和MLS序列对应的采样值向量进行互相关,得到它们的互相关函数,再计算MLS序列的自相关函数在零时刻的值K,用互相关函数除以K得到系统的脉冲响应,再利用此脉冲响应和另一路MLS序列获得观测矩阵,将观测矩阵和傅里叶逆变换矩阵相乘获得需要的感知矩阵。本发明适用于模拟信号采集、通信、雷达探测等过程中的信号感知。

    SOCs测试封装扫描信号输入单元和扫描结果输出单元

    公开(公告)号:CN102279296B

    公开(公告)日:2013-05-01

    申请号:CN201110167193.6

    申请日:2011-06-21

    Abstract: SOCs测试封装扫描信号输入单元和扫描结果输出单元,涉及一种SOCs测试封装扫描单元结构,为了解决实现母核和子核的并行测试的不安全问题,SOCs测试封装扫描信号输入单元,它包括一号多路选择器、二号多路选择器、三号多路选择器、一号触发器和二号触发器,它还包括CMOS传输门;SOCs测试封装扫描结果输出单元,它包括四号多路选择器、五号多路选择器、六号多路选择器、七号多路选择器、三号触发器和四号触发器,它还包括CMOS传输门,CMOS传输门包括NMOS管和PMOS管,NMOS管和PMOS管的源极相连作为输入端,漏极相连作为输出端,栅极作为控制端,用于SOCs的测试。

Patent Agency Ranking