公开(公告)号：CN103077890A

公开(公告)日：2013-05-01

申请号：CN201210324746.9

申请日：2012-09-04

Applicant: 富士通株式会社

Inventor： 苫米地秀一

IPC: H01L21/335 ,  H01L29/778 ,  H03F3/193

CPC classification number: H01L29/7787 ,  H01L29/1029 ,  H01L29/2003 ,  H01L29/66462

Abstract: 本发明涉及半导体器件和制造方法。具体而言，本发明公开了用于制造半导体器件的方法，该方法包括：在衬底上依次形成第一半导体层、第二半导体层以及包含p型杂质元素的半导体盖层；在形成半导体盖层之后，形成具有开口的介电层；在从介电层的开口露出的半导体盖层上形成包含p型杂质元素的第三半导体层；以及在第三半导体层上形成栅电极。

公开(公告)号：CN103000684A

公开(公告)日：2013-03-27

申请号：CN201210266834.8

申请日：2012-07-30

Applicant: 富士通株式会社

Inventor： 苫米地秀一

IPC: H01L29/778 ,  H01L29/04 ,  H01L21/02 ,  H01L21/335

CPC classification number: H01L29/7787 ,  H01L21/0237 ,  H01L21/02381 ,  H01L21/0254 ,  H01L21/0259 ,  H01L21/02667 ,  H01L29/2003 ,  H01L29/4236

Abstract: 本发明涉及半导体晶体衬底、半导体晶体衬底的制造方法、半导体器件的制造方法、电源装置和放大器。所述半导体晶体衬底包括：衬底；以及通过在衬底的表面上施加氮化物来形成的保护层。所述保护层在所述衬底的外周部分处的周边区域中处于非晶态，以及所述保护层在位于所述保护层的所述周边区域内的所述保护层的内部区域中是结晶的。

公开(公告)号：CN102834990A

公开(公告)日：2012-12-19

申请号：CN201180017099.0

申请日：2011-01-12

Applicant: 富士通株式会社

Inventor： 奥村滋一 ,  江川满 ,  苫米地秀一 ,  植竹理人

IPC: H01S5/026

CPC classification number: H01S5/2081 ,  B82Y20/00 ,  H01S5/02288 ,  H01S5/026 ,  H01S5/0265 ,  H01S5/12 ,  H01S5/2201 ,  H01S5/3202 ,  H01S5/3211 ,  H01S5/34306

Abstract: 本发明的目的是提高光半导体集成元件的可靠性及性能。本发明的光半导体集成元件（1），其含有在基板（30）的（001）面上方形成的第1光半导体元件（10）、和在基板（30）的（001）面上方且在第1光半导体元件（10）的[110]方向上与第1光半导体元件（10）光学连接地形成的第2光半导体元件（20）。第1光半导体元件（10），其含有第1芯层（11）、和在第1芯层（11）上方形成且在第2光半导体元件（20）侧的侧面上具有与（001）面构成的角度θ为55°以上且90°以下的结晶面的第1覆层（12）。