-
公开(公告)号：CN104518019B
公开(公告)日：2017-08-29
申请号：CN201410376834.2
申请日：2014-08-01
Applicant: 富士通株式会社
IPC: H01L29/778 , H01L29/15 , H01L21/335
CPC classification number: H01L29/155 , H01L29/2003 , H01L29/66462 , H01L29/7787 , H01L2224/0603 , H01L2224/48091 , H01L2224/48257 , H01L2224/48472 , H01L2224/4903 , H01L2924/181 , H01L2924/00014 , H01L2924/00012
Abstract: 本发明公开了半导体器件以及制造半导体器件的方法，该半导体器件包括形成在衬底上的第一超晶格缓冲层。在第一超晶格缓冲层上形成有第二超晶格缓冲层。在第二超晶格缓冲层上由氮化物半导体形成有第一半导体层。在第一半导体层上由氮化物半导体形成有第二半导体层。第一超晶格缓冲层通过交替地且周期地层叠第一超晶格形成层和第二超晶格形成层而形成。第二超晶格缓冲层通过交替地且周期地层叠第一超晶格形成层和第二超晶格形成层而形成。第一超晶格形成层由AlxGa1‑xN形成，第二超晶格形成层由AlyGa1‑yN形成，其中x>y。掺杂到第二超晶格缓冲层中的杂质元素的浓度高于掺杂到第一超晶格缓冲层中的杂质元素的浓度。
-
公开(公告)号：CN103367112A
公开(公告)日：2013-10-23
申请号：CN201210587265.7
申请日：2012-12-28
Applicant: 富士通株式会社
Inventor： 苫米地秀一
IPC: H01L21/02 , H01L21/335 , H01L29/778 , H01L29/06
CPC classification number: H01L29/66431 , H01L21/02002 , H01L21/0237 , H01L21/02381 , H01L21/02458 , H01L21/02502 , H01L21/0254 , H01L21/02658 , H01L21/304 , H01L24/06 , H01L24/45 , H01L24/48 , H01L24/49 , H01L29/778 , H01L2224/04042 , H01L2224/05553 , H01L2224/0603 , H01L2224/45124 , H01L2224/48091 , H01L2224/48247 , H01L2224/48257 , H01L2224/48472 , H01L2224/4903 , H01L2924/181 , H02M3/33592 , H03F1/3247 , Y02B70/1475 , Y02B70/1483 , H01L2924/00014 , H01L2924/00012 , H01L2924/00
Abstract: 本发明涉及半导体器件的制造方法、半导体器件和半导体晶体生长衬底。所述制造半导体器件的方法包括：磨削衬底的背面；以及在磨削之后在衬底的正面上形成氮化物半导体层。在所形成的氮化物半导体层中产生了压缩应力。
-
公开(公告)号：CN105931948A
公开(公告)日：2016-09-07
申请号：CN201610353821.2
申请日：2012-08-06
Applicant: 富士通株式会社
IPC: H01L21/02 , H01L29/32 , H01L21/335 , H01L29/778
CPC classification number: H01L29/7787 , H01L21/02381 , H01L21/02458 , H01L21/02494 , H01L21/0254 , H01L21/0262 , H01L29/2003 , H01L29/32 , H01L29/41758 , H01L29/432 , H01L29/66462
Abstract: 本发明涉及化合物半导体器件及其制造方法。所述化合物半导体器件包括：衬底；布置在所述衬底之上的GaN化合物半导体多层结构；以及基于AlN的并且布置在所述衬底与所述GaN化合物半导体多层结构之间的应力消除层，其中所述应力消除层的与所述GaN化合物半导体多层结构接触的表面包括具有深度为5nm或更大并且以2×1010cm‑2或更大的数目密度形成的凹部。
-
公开(公告)号：CN103000684B
公开(公告)日：2016-03-23
申请号：CN201210266834.8
申请日：2012-07-30
Applicant: 富士通株式会社
Inventor： 苫米地秀一
IPC: H01L29/778 , H01L29/04 , H01L21/02 , H01L21/335
CPC classification number: H01L29/7787 , H01L21/0237 , H01L21/02381 , H01L21/0254 , H01L21/0259 , H01L21/02667 , H01L29/2003 , H01L29/4236
Abstract: 本发明涉及半导体晶体衬底、半导体晶体衬底的制造方法、半导体器件的制造方法、电源装置和放大器。所述半导体晶体衬底包括：衬底；以及通过在衬底的表面上施加氮化物来形成的保护层。所述保护层在所述衬底的外周部分处的周边区域中处于非晶态，以及所述保护层在位于所述保护层的所述周边区域内的所述保护层的内部区域中是结晶的。
-
公开(公告)号：CN102956679A
公开(公告)日：2013-03-06
申请号：CN201210277906.9
申请日：2012-08-06
Applicant: 富士通株式会社
IPC: H01L29/06 , H01L29/417 , H01L29/778 , H01L21/335 , H02M5/458
CPC classification number: H01L29/7787 , H01L21/02381 , H01L21/02458 , H01L21/02494 , H01L21/0254 , H01L21/0262 , H01L29/2003 , H01L29/32 , H01L29/41758 , H01L29/432 , H01L29/66462
Abstract: 本发明涉及化合物半导体器件及其制造方法。所述化合物半导体器件包括：衬底；布置在所述衬底之上的GaN化合物半导体多层结构；以及基于AlN的并且布置在所述衬底与所述GaN化合物半导体多层结构之间的应力消除层，其中所述应力消除层的与所述GaN化合物半导体多层结构接触的表面包括具有深度为5nm或更大并且以2×1010cm-2或更大的数目密度形成的凹部。
-
Patent Agency Ranking
公开(公告)号：CN103367112B
公开(公告)日：2017-03-01
申请号：CN201210587265.7
申请日：2012-12-28
Applicant: 富士通株式会社
Inventor： 苫米地秀一
IPC: H01L21/02 , H01L21/335 , H01L29/778 , H01L29/06
CPC classification number: H01L29/66431 , H01L21/02002 , H01L21/0237 , H01L21/02381 , H01L21/02458 , H01L21/02502 , H01L21/0254 , H01L21/02658 , H01L21/304 , H01L24/06 , H01L24/45 , H01L24/48 , H01L24/49 , H01L29/778 , H01L2224/04042 , H01L2224/05553 , H01L2224/0603 , H01L2224/45124 , H01L2224/48091 , H01L2224/48247 , H01L2224/48257 , H01L2224/48472 , H01L2224/4903 , H01L2924/181 , H02M3/33592 , H03F1/3247 , Y02B70/1475 , Y02B70/1483 , H01L2924/00014 , H01L2924/00012 , H01L2924/00
Abstract: 本发明涉及半导体器件的制造方法、半导体器件和半导体晶体生长衬底。所述制造半导体器件的方法包括：磨削衬底的背面；以及在磨削之后在衬底的正面上形成氮化物半导体层。在所形成的氮化物半导体层中产生了压缩应力。
-
公开(公告)号：CN104518019A
公开(公告)日：2015-04-15
申请号：CN201410376834.2
申请日：2014-08-01
Applicant: 富士通株式会社
IPC: H01L29/778 , H01L29/15 , H01L21/335
CPC classification number: H01L29/155 , H01L29/2003 , H01L29/66462 , H01L29/7787 , H01L2224/0603 , H01L2224/48091 , H01L2224/48257 , H01L2224/48472 , H01L2224/4903 , H01L2924/181 , H01L2924/00014 , H01L2924/00012
Abstract: 本发明公开了半导体器件以及制造半导体器件的方法，该半导体器件包括形成在衬底上的第一超晶格缓冲层。在第一超晶格缓冲层上形成有第二超晶格缓冲层。在第二超晶格缓冲层上由氮化物半导体形成有第一半导体层。在第一半导体层上由氮化物半导体形成有第二半导体层。第一超晶格缓冲层通过交替地且周期地层叠第一超晶格形成层和第二超晶格形成层而形成。第二超晶格缓冲层通过交替地且周期地层叠第一超晶格形成层和第二超晶格形成层而形成。第一超晶格形成层由AlxGa1-xN形成，第二超晶格形成层由AlyGa1-yN形成，其中x>y。掺杂到第二超晶格缓冲层中的杂质元素的浓度高于掺杂到第一超晶格缓冲层中的杂质元素的浓度。
-
公开(公告)号：CN103715081A
公开(公告)日：2014-04-09
申请号：CN201310329130.5
申请日：2013-07-31
Applicant: 富士通株式会社
CPC classification number: H01L21/0254 , H01L21/02378 , H01L21/02381 , H01L21/02458 , H01L21/02488 , H01L21/02502 , H01L21/0262 , H01L29/1608 , H01L29/2003 , H01L29/42372 , H01L29/66431 , H01L29/66462 , H01L29/778 , H01L29/7787
Abstract: 本发明提供半导体晶体衬底和半导体装置及其制造方法。制造半导体晶体衬底的方法包括通过将包含氮组分的气体供给到由包含硅材料形成的衬底并使衬底的表面氮化来形成氮化物层；以及通过供给包含氮组分的气体和包含Al的源气体而在氮化物层上形成AlN层。
-
公开(公告)号：CN102956679B
公开(公告)日：2016-06-22
申请号：CN201210277906.9
申请日：2012-08-06
Applicant: 富士通株式会社
IPC: H01L29/06 , H01L29/417 , H01L29/778 , H01L21/335 , H02M5/458
CPC classification number: H01L29/7787 , H01L21/02381 , H01L21/02458 , H01L21/02494 , H01L21/0254 , H01L21/0262 , H01L29/2003 , H01L29/32 , H01L29/41758 , H01L29/432 , H01L29/66462
Abstract: 本发明涉及化合物半导体器件及其制造方法。所述化合物半导体器件包括：衬底；布置在所述衬底之上的GaN化合物半导体多层结构；以及基于AlN的并且布置在所述衬底与所述GaN化合物半导体多层结构之间的应力消除层，其中所述应力消除层的与所述GaN化合物半导体多层结构接触的表面包括具有深度为5nm或更大并且以2×1010cm-2或更大的数目密度形成的凹部。
-
公开(公告)号：CN102834990B
公开(公告)日：2015-08-05
申请号：CN201180017099.0
申请日：2011-01-12
Applicant: 富士通株式会社
IPC: H01S5/026
CPC classification number: H01S5/2081 , B82Y20/00 , H01S5/02288 , H01S5/026 , H01S5/0265 , H01S5/12 , H01S5/2201 , H01S5/3202 , H01S5/3211 , H01S5/34306
Abstract: 本发明的目的是提高光半导体集成元件的可靠性及性能。本发明的光半导体集成元件（1），其含有在基板（30）的（001）面上方形成的第1光半导体元件（10）、和在基板（30）的（001）面上方且在第1光半导体元件（10）的[110]方向上与第1光半导体元件（10）光学连接地形成的第2光半导体元件（20）。第1光半导体元件（10），其含有第1芯层（11）、和在第1芯层（11）上方形成且在第2光半导体元件（20）侧的侧面上具有与（001）面构成的角度θ为55°以上且90°以下的结晶面的第1覆层（12）。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.018 seconds)
