-
公开(公告)号：CN113362866A
公开(公告)日：2021-09-07
申请号：CN202110230783.2
申请日：2021-03-02
申请人： 美光科技公司
发明人： 罗双强
摘要： 本申请涉及集成组合件和形成集成组合件的方法。一些实施例包含一种集成组合件，所述集成组合件具有存储器阵列区域，所述存储器阵列区域包含延伸穿过交替的导电层和绝缘层的堆叠的沟道材料柱。第二区域邻近所述存储器阵列区域。导电扩展件位于所述存储器阵列区域内并且与所述沟道材料柱的沟道材料电耦接。面板跨所述存储器阵列区域和所述第二区域延伸。所述面板将一个存储器块区域与另一个存储器块区域分离。所述面板具有位于所述导电扩展件之上的第一部分并且具有邻近所述第一部分的第二部分。所述面板具有底部表面。所述底部表面的第一区段邻近所述导电扩展件的上表面。所述第二部分内的所述底部表面的区段相对于所述第一区段在高度上偏移。一些实施例包含形成集成组合件的方法。
-
公开(公告)号：CN113129944A
公开(公告)日：2021-07-16
申请号：CN201911411056.5
申请日：2019-12-31
申请人： 台湾积体电路制造股份有限公司 , 台积电(中国)有限公司
摘要： 本公开涉及集成电路及其方法。一种集成电路包括第一存储器单元阵列、第二存储器单元阵列、第一互补数据线对、第二互补数据线对和第三互补数据线对。第一互补数据线对沿着第一存储器单元阵列延伸，并且耦合到第一存储器单元阵列。第二互补数据线对沿着第二存储器单元阵列延伸，并且耦合到第一互补数据线对。第三互补数据线对沿着第二存储器单元阵列延伸，并且耦合到第二存储器单元阵列。第一存储器单元阵列中的存储器单元的行数不同于第二存储器单元阵列中的存储器单元的行数。
-
公开(公告)号：CN109524033B
公开(公告)日：2021-06-08
申请号：CN201811487205.1
申请日：2018-12-06
申请人： 西安电子科技大学
摘要： 本发明公开了一种面向动态随机存储器和非易失性存储器混合主存的光网络，主要解决现有技术中通信时延高，并行性差和能效低，及无法灵活支持多种混合主存系统的问题。其包括n个计算节点、i个内存控制器模块、k个动态随机存储器DRAM模块、m个非易失性存储器NVM模块和一个通信子网。该通信子网计由垂直光波导、环形光波导、窄带微环谐振器和宽带微环谐振构成，实现内存控制模块与动态随机存储器DRAM模块和非易失性存储器NVM模块之间的并行通信，通过在通信子网中合理布局光波导和微环谐振器，实现同一波长在不同光波导中的重复且无冲突利用。本发明降低了时延，提高了并行性，可用于计算系统与存储系统之间的通信。
-
公开(公告)号：CN112368771A
公开(公告)日：2021-02-12
申请号：CN202080002919.8
申请日：2020-10-10
申请人： 长江先进存储产业创新中心有限责任公司
发明人： 刘峻
摘要： 描述了能够通过使用层压材料来减少存储单元的三维阵列中的单元之间的热串扰量的系统、方法和装置，层压材料进而允许存储单元的较小缩放制造。
-
公开(公告)号：CN112002364A
公开(公告)日：2020-11-27
申请号：CN202010860293.6
申请日：2020-08-24
申请人： 中国科学院微电子研究所
IPC分类号： G11C11/409 , G11C11/36 , G11C7/22 , G11C5/12
摘要： 本发明公开了一种互补型存储单元及其制备方法、互补型存储器。其中，互补型存储单元包括：控制晶体管、上拉二极管和下拉二极管，控制晶体管，用于控制存储单元的读写；上拉二极管，一端连接于正选择线，另一端连接于控制晶体管的源端，用于控制高电平输入；下拉二极管，一端连接于负选择线，另一端连接于控制晶体管的源端，用于控制低电平输入；其中，上拉二极管与下拉二极管在第一方向上相互对称设置。基于上述互补型存储单元的设计，使得本发明的互补型存储器能够实现原有功能特性的情况下，极大降低了存储器的电路复杂度，减小了存储器的面积尺寸，提高了存储器存储密度，而且还降低了存储器功耗。
-
公开(公告)号：CN111179981A
公开(公告)日：2020-05-19
申请号：CN201911423306.7
申请日：2019-12-31
申请人： 苏州浪潮智能科技有限公司
发明人： 丁超
摘要： 本发明提供一种磁盘阵列连接机构，包括：主板和与主板连接的储存板；储存板上设有至少两个硬盘；主板上连接有CPU，BMC模块，CPLD模块，时钟模块以及电源模块；CPU通过PCH模块连接储存板上的每个硬盘；电源模块给储存板供电；BMC模块，CPLD模块以及时钟模块分别连接储存板上的每个硬盘；BMC模块获取每个硬盘的在位信息以及运行状态信息；时钟模块提供时钟信息。将主板与储存板连接在一起，实现M.2硬Raid功能，提供低成本高可靠的系统解决方案。本发明可以继承已有M.2riser板，只新开发线缆，可以保护已有投资节约成本。并且用更换线缆的方式更换软/硬Raid方案，配置灵活。
-
公开(公告)号：CN100550182C
公开(公告)日：2009-10-14
申请号：CN200710093688.2
申请日：2007-04-02
申请人： 力成科技股份有限公司
摘要： 本发明揭露一种多磁区存储装置与磁区分割方法，通过利用一跨接器插设于具有一内接插槽的存储卡上，可分开独立或同时控制存储卡内多个存储器晶粒。其组合成的存储装置具有与市面上存储卡相容的规格与尺寸，故可相容使用于所需产品上且不会影响薄型存储卡的插接。
-
公开(公告)号：CN113362866B
公开(公告)日：2024-10-01
申请号：CN202110230783.2
申请日：2021-03-02
申请人： 北极星特许集团有限责任公司
发明人： 罗双强
摘要： 本申请涉及集成组合件和形成集成组合件的方法。一些实施例包含一种集成组合件，所述集成组合件具有存储器阵列区域，所述存储器阵列区域包含延伸穿过交替的导电层和绝缘层的堆叠的沟道材料柱。第二区域邻近所述存储器阵列区域。导电扩展件位于所述存储器阵列区域内并且与所述沟道材料柱的沟道材料电耦接。面板跨所述存储器阵列区域和所述第二区域延伸。所述面板将一个存储器块区域与另一个存储器块区域分离。所述面板具有位于所述导电扩展件之上的第一部分并且具有邻近所述第一部分的第二部分。所述面板具有底部表面。所述底部表面的第一区段邻近所述导电扩展件的上表面。所述第二部分内的所述底部表面的区段相对于所述第一区段在高度上偏移。一些实施例包含形成集成组合件的方法。
-
公开(公告)号：CN117877540A
公开(公告)日：2024-04-12
申请号：CN202311000870.4
申请日：2023-08-08
申请人： 爱思开海力士有限公司
发明人： 崔源夏
摘要： 本公开涉及单存储器封装和包括单存储器封装的存储器模块。单存储器封装包括：封装基板；安装在所述封装基板上的至少一个存储芯片和缓冲芯片；位于所述存储芯片和所述缓冲芯片之间的M×N个接口数据通道总线；以及连接至所述缓冲芯片的(M×N)/2n个外部数据通道总线。所述缓冲芯片通过所述接口数据通道总线从所述存储芯片接收数据，并通过所述外部数据通道总线提供所述数据。M、N和n是自然数。
-
公开(公告)号：CN117690462A
公开(公告)日：2024-03-12
申请号：CN202311148889.3
申请日：2023-09-07
申请人： 美光科技公司
摘要： 公开一种紧密耦合的随机存取存储器接口中介裸片。接口中介层重定向且合并堆叠式多个存储器裸片与专用集成电路之间的集成通道和连接，且直接连接到所述存储器裸片和所述专用集成电路。所述接口中介层的无源版本并入有多个路由层，以促进将信号路由到所述堆叠式多个存储器裸片和所述专用集成电路且从所述堆叠式多个存储器裸片和所述专用集成电路路由信号。所述接口中介层的有源版本并入有用于所述堆叠式多个存储器裸片和所述专用集成电路两者的单独物理接口以促进路由。所述接口中介层的所述有源版本可进一步并入有存储器控制器功能、内置自测试电路以及可迁移到有源接口中介层中的其它能力。
-
-
-
-
-
-
-
-
-
搜索结果
61 条记录 (耗时 0.019 秒)
