-
公开(公告)号：CN112002722B
公开(公告)日：2024-04-12
申请号：CN202010704837.X
申请日：2020-07-21
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开了一种自旋电子器件、SOT‑MRAM存储单元、存储阵列以及存算一体电路，所述自旋电子器件包括铁电/铁磁异质结构、磁隧道结以及设置在所述铁电/铁磁异质结构和所述磁隧道结之间的重金属层；所述铁电/铁磁异质结构包括层叠设置的多铁性材料层和铁磁层，所述磁隧道结包括层叠设置的自由层、绝缘层以及参考层，所述重金属层设置在所述铁磁层和所述自由层之间。本发明提供的自旋电子器件、SOT‑MRAM存储单元、存储阵列以及存算一体电路，可实现无外场辅助条件下的确定性磁化翻转。
-
公开(公告)号：CN112002362A
公开(公告)日：2020-11-27
申请号：CN202010860294.0
申请日：2020-08-24
Applicant: 中国科学院微电子研究所
IPC: G11C11/22 , G11C11/4063 , G11C5/06 , G06N3/063
Abstract: 本发明公开了一种对称型存储单元及BNN电路。其中，对称型存储单元包括：第一互补结构和第二互补结构，第二互补结构，与所述第一互补结构在第一方向上对称相连；其中，所述第一互补结构包括：第一控制晶体管，用于与所述第二互补结构相连；所述第二互补结构包括：第二控制晶体管，所述第二控制晶体管的漏极与所述第一控制晶体管漏极在第一方向上对称设置同时与位线相连接；所述对称型存储单元用于存储权值1或0。通过本发明的对称型存储单元可以使得BNN电路的断点数据保持同时降低功耗，而且极大降低了存储器面积、减少延时，可以使得BNN电路实现大规模的并行推理操作。
-
公开(公告)号：CN106754247A
公开(公告)日：2017-05-31
申请号：CN201611139705.7
申请日：2016-12-12
Applicant: 中国科学院微电子研究所
CPC classification number: C12M1/00 , B81C1/00444 , B81C1/005 , B81C2201/0101 , B81C2201/0102 , B81C2201/0111
Abstract: 本发明属于微纳加工技术领域，公开了一种托盘及其加工工艺，加工工艺包括以下步骤：绘制版图，版图上孔洞的尺寸与观测样本的尺寸相匹配；使用版图对石英基片进行曝光；对石英基片进行显影、定影处理；沉积金属铬；去除光刻胶以使与版图的孔洞对应部位的金属铬被剥离；以金属铬为掩模，在石英基片上刻蚀形成孔洞；去除石英基片上残余的金属铬。托盘采用石英基片构成，石英基片上设置有孔洞，孔洞的尺寸与观测样本的尺寸相匹配。本发明解决了现有技术中生物样品观测时使用多个或不同规格的样品载体，导致样品容易产生混淆且检测成本较高的问题。本发明达到了有效提高试验效率和针对性、降低检测成本的技术效果。
-
公开(公告)号：CN104597724A
公开(公告)日：2015-05-06
申请号：CN201510061917.7
申请日：2015-02-05
Applicant: 中国科学院微电子研究所
IPC: G03F7/20
Abstract: 一种纳米尺度的微细图形加工方法，包括步骤：将需要曝光的图形分为1微米以上图形和1微米以下图形两个部分；在衬底的材料层上形成第一光刻胶；使用激光直写图形发生器，将1微米以上图形曝光至第一光刻胶，显影形成第一光刻胶图形；以第一光刻胶图形为掩模，刻蚀材料层形成1微米以上的线条；在衬底的材料层上形成第二光刻胶；使用电子束曝光机，将1微米以下图形曝光至第二光刻胶，显影成第二光刻胶图形；以第二光刻胶图形为掩模，刻蚀材料层形成1微米以下的线条。依照本发明的纳米尺度的微细图形加工方法，针对1微米以上图形和1微米以下图形分别执行激光直写曝光和电子束曝光，可以快速、低成本的加工纳米尺度的微细图形。
-
公开(公告)号：CN103489754A
公开(公告)日：2014-01-01
申请号：CN201310454566.7
申请日：2013-09-29
Applicant: 中国科学院微电子研究所
IPC: H01L21/02 , H01L21/027 , B82Y40/00
CPC classification number: H01L21/28 , B82Y40/00 , H01L21/2855
Abstract: 本发明公开了一种小尺寸银纳米颗粒的制备方法，包括:衬底预备;光刻形成惰性电极图形;电子束蒸发惰性电极金属;剥离形成惰性电极;套刻形成活性电极图形;电子束蒸发活性电极金属;剥离形成两端电极平面器件;以及在电场激励下形成银金属纳米颗粒。利用本发明，通过电化学反应的方法，调整电场激励过程中的电流值，可以获得不同尺寸的金属纳米颗粒，并且在不同的衬底材料上金属纳米颗粒的分布也不同，既可以获得链状排布的金属纳米颗粒又可以获得面分布的金属颗粒，实现极小尺寸金属纳米颗粒，流程简单，可控性较强，所形成的金属纳米颗粒不受化学试剂的污染与影响。
-
Patent Agency Ranking
公开(公告)号：CN103413890A
公开(公告)日：2013-11-27
申请号：CN201310378736.8
申请日：2013-08-27
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开了一种超低功耗阻变非挥发性存储器，包括：Si衬底；形成在该Si衬底之上的SiO2层；以及在该SiO2层表面形成的四端电极结构；其中，该四端电极结构包括第一至第四电极，四个电极呈顺时针方向排列，第一及第三电极相对构成上下电极对，第二及第四电极相对构成左右电极对，两个电极对的中心连线相互垂直。本发明还公开了一种超低功耗阻变非挥发性存储器的制作方法及操作方法。本发明提供的是一种简单的平面结构的电阻转变型存储器件，其特有的四端结构和特殊的器件操作方法可以得到极低的功耗，在有效降低功耗的同时，器件还具有良好的数据保持特性，有效地解决了功耗和数据保持之间的矛盾。
-
公开(公告)号：CN114988353B
公开(公告)日：2024-11-15
申请号：CN202210667493.9
申请日：2022-06-14
Applicant: 中国科学院微电子研究所
Abstract: 本发明涉及一种制备纳米图形的方法，属于纳米图形技术领域，解决了现有的纳米图形制备方法需要昂贵的设备投入和复杂的工艺要求的问题。所述方法包括：在衬底上涂覆牺牲层，在牺牲层上涂覆光刻胶层；在产品上制备微米级图形，通过控制显影时间把牺牲层的缺陷控制到纳米级；在图形化好的产品上斜入射整层生长所需要的材料，使生长的材料能够进入牺牲层的缺陷处；材料生长结束后，去除在牺牲层缺陷处之外生长的材料；剥离掉光刻胶层和牺牲层，形成纳米图形。本发明的方法避免了昂贵的设备投入和复杂的工艺要求，制备条件简单、成本低，不需要复杂的设备，易于操作，适用于规模化产业应用制作大面积纳米图形。
-
公开(公告)号：CN108630810B
公开(公告)日：2022-07-19
申请号：CN201810455161.8
申请日：2018-05-14
Applicant: 中国科学院微电子研究所
Abstract: 本公开提出了一种1S1R存储器集成结构及其制备方法；其中，所述1S1R存储器集成结构，包括：字线金属、阻变材料层、选通管下电极、选通管材料层、选通管上电极、互联线及位线金属；其中，所述选通管材料层呈凹槽形，所述选通管上电极形成于所述凹槽内。本公开1S1R存储器集成结构及制备方法，通过选通管集成位置的改变，使得选通管的器件面积远大于存储器的器件面积，显著降低了对选通管开态电流密度的要求。
-
公开(公告)号：CN108963070B
公开(公告)日：2021-12-31
申请号：CN201710363354.6
申请日：2017-05-18
Applicant: 中国科学院微电子研究所
IPC: H01L45/00
Abstract: 本发明提供的一种阻变存储器及其制作方法，包括：提供一衬底，衬底的生长面包括多个台体；在衬底的生长面上形成下电极薄膜，下电极薄膜对应台体的顶面的区域高于多个台体之间的凹槽区域；在下电极薄膜背离衬底一侧形成绝缘层，绝缘层对应台体的顶面的区域为镂空区域；在绝缘层背离衬底一侧形成阻变层，阻变层与下电极薄膜对应台体的顶面的区域接触；在阻变层背离衬底一侧形成多个上电极，上电极与台体一一对应。上电极的尺寸将由台体的顶面的直径所决定，而通过优化台体的顶面的直径尺寸，可以将上电极的尺寸控制在纳米级范围内，进而使得该阻变存储器具有更小的电极尺寸，以降低阻变存储器电阻转换参数的离散型，从而改善阻变存储器的性能。
-
公开(公告)号：CN112002364A
公开(公告)日：2020-11-27
申请号：CN202010860293.6
申请日：2020-08-24
Applicant: 中国科学院微电子研究所
IPC: G11C11/409 , G11C11/36 , G11C7/22 , G11C5/12
Abstract: 本发明公开了一种互补型存储单元及其制备方法、互补型存储器。其中，互补型存储单元包括：控制晶体管、上拉二极管和下拉二极管，控制晶体管，用于控制存储单元的读写；上拉二极管，一端连接于正选择线，另一端连接于控制晶体管的源端，用于控制高电平输入；下拉二极管，一端连接于负选择线，另一端连接于控制晶体管的源端，用于控制低电平输入；其中，上拉二极管与下拉二极管在第一方向上相互对称设置。基于上述互补型存储单元的设计，使得本发明的互补型存储器能够实现原有功能特性的情况下，极大降低了存储器的电路复杂度，减小了存储器的面积尺寸，提高了存储器存储密度，而且还降低了存储器功耗。
-
-
-
-
-
-
-
-
-
Search Results
33
records
(took 0.03 seconds)
